| 1 | A 0.22 ps(rms) Integrated Noise 15 MHz Bandwidth Fourth-Order Delta Sigma Time-to-Digital Converter Using Time-Domain Error-Feedback Filter Yu, Wonsik; Kim, KwangSeok; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.50, no.5, pp.1251 - 1262, 2015-05 |
| 2 | A 1,024-Channel, 64-Interconnect, Capacitive Neural Interface Using a Cross-Coupled Microelectrode Array and 2-Dimensional Code-Division Multiplexing Choi, Woojun; Chen, Yiyang; Kim, Donghwan; Weaver, Sean; Schlotter, Tilman; Livanelioglu, Can; Liao, Jiawei; et al, 2023 IEEE Symposium on VLSI Technology and Circuits, VLSI Technology and Circuits 2023, Institute of Electrical and Electronics Engineers Inc., 2023-06-12 |
| 3 | A 1.4-mu W 24.9-ppm/degrees C Current Reference With Process-Insensitive Temperature Compensation in 0.18-mu m CMOS Lee, Jung-Hyup; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.47, no.10, pp.2527 - 2533, 2012-10 |
| 4 | A 1.8 V 900 mu W 4.5 GHz VCO and Prescaler in 0.18 mu m CMOS Using Charge-Recycling Technique Park, Dong-Min; Cho, Seong-Hwan, IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, v.19, pp.104 - 106, 2009-02 |
| 5 | A 14.2 mW 2.55-to-3 GHz Cascaded PLL With Reference Injection and 800 MHz Delta-Sigma Modulator in 0.13 mu m CMOS Park, Dong-Min; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.47, no.12, pp.2989 - 2998, 2012-12 |
| 6 | A 2.4 GHz Fractional-N Frequency Synthesizer With High-OSR Delta Sigma Modulator and Nested PLL Park, Pyoung-Won; Park, Dong-Min; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.47, no.10, pp.2433 - 2443, 2012-10 |
| 7 | A 2.5-Gb/s On-Chip Interconnect Transceiver With Crosstalk and ISI Equalizer in 130 nm CMOS Lee, Jae-Won; Lee, Woo-Jae; Cho, Seong-Hwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v.59, no.1, pp.124 - 136, 2012-01 |
| 8 | A 4.7MHz 53 mu W Fully Differential CMOS Reference Clock Oscillator with-22dB Worst-Case PSNR for Miniaturized SoCs Lee, Junghyup; Park, Pyoungwon; Cho, Seong-Hwan; Je, Minkyu, 2015 IEEE International Solid- State Circuits Conference, IEEE, 2015-02-23 |
| 9 | A 5GHz-95dBc-Reference-Spur 9.5mW Digital Fractional-N PLL Using Reference-Multiplied Time-to-Digital Converter and Reference-Spur Cancellation in 65nm CMOS Kim, Hyo Jun; Sang, Jinwoo; Kim, Hyunik; Jo, Youngwoo; Kim,Taeik; Park, Hojin; Cho, Seong-Hwan, 2015 IEEE International Solid-State Circuits Conference, IEEE, 2015-02-24 |
| 10 | A 7 bit, 3.75 ps Resolution Two-Step Time-to-Digital Converter in 65 nm CMOS Using Pulse-Train Time Amplifier Kim, Kwang-Seok; Kim, Young-Hwa; Yu, Won-Sik; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.48, pp.1009 - 1017, 2013-04 |
| 11 | A Digital-Intensive Multimode Multiband Receiver Using a Sinc(2) Filter-Embedded VCO-Based ADC Kim, Jae-Wook; Yu, Won-Sik; Cho, Seong-Hwan, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, v.60, no.10, pp.3254 - 3262, 2012-10 |
| 12 | A Highly-Digital VCO-Based Analog-to-Digital Converter Using Phase Interpolator and Digital Calibration Jang, Tae-Kwang; Kim, Jae-Wook; Yoon, Young-Gyu; Cho, Seong-Hwan, IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS, v.20, no.8, pp.1368 - 1372, 2012-08 |
| 13 | A Low-Noise and Low-Power Frequency Synthesizer Using Offset Phase-Locked Loop in 0.13-mu m CMOS Park, Pyoung-Won; Park, Dong-Min; Cho, Seong-Hwan, IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS, v.20, pp.52 - 54, 2010-01 |
| 14 | A quadrature modulation transmitter using two frequency synthesizers Lee, Jae-Won; Cho, Seong-Hwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II-EXPRESS BRIEFS, v.54, pp.907 - 911, 2007-10 |
| 15 | A Time-Based Bandpass ADC Using Time-Interleaved Voltage-Controlled Oscillators Yoon, Young-Gyu; Kim, Jae-Wook; Jang, Tae-Kwang; Cho, Seong-Hwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v.55, pp.3571 - 3581, 2008-12 |
| 16 | A Time-Domain High-Order MASH Delta Sigma ADC Using Voltage-Controlled Gated-Ring Oscillator Yu, Won-Sik; Kim, Jae-Wook; Kim, Kwang-Seok; Cho, Seong-Hwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v.60, no.4, pp.856 - 866, 2013-04 |
| 17 | (A) 10-bit 300 MSample/s pipelined ADC using time-interleaved successive approximation register ADC = 시간병렬 연속근사 데이터변환기를 이용한 300 MSample/s 10-bit 파이프라인 아날로그-디지털 데이터변환기link Kim, Young-Hwa; 김영화; et al, 한국과학기술원, 2010 |
| 18 | (A) 100 to 200 MHz area-efficient LC-VCO based clock generator in 130nm CMOS = 130nm CMOS 공정에서 면적 효율을 가지는 LC-VCO를 사용한 100~200 MHz 클록 발생기link Kim, Sung-Jun; 김성준; et al, 한국과학기술원, 2008 |
| 19 | (A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011 |
| 20 | (A) background KDCO compensation and low noise multi-reference all digital phase-locked loop = 백그라운드 디지털 제어 발진기 변수의 보상과, 여러개의 기준 클락을 사용한 저잡음 디지털 위상 고정 루프link Lee, Sung-Pah; 이성파; et al, 한국과학기술원, 2011 |
| 21 | (A) digital phase-locked loop with phase detector quantization noise suppression techniques = 위상차 검출기의 양자화 잡음을 줄이는 방법을 사용한 디지털 위상고정루프link Son, Woo-Kon; 손우곤; et al, 한국과학기술원, 2009 |
| 22 | (A) digital-intensive RF sampling receiver for multi-mode multi-band applications = 다중모드 다중대역을 지원하는 디지털 RF 샘플링 수신기link Lee, Joon-Hee; 이준희; et al, 한국과학기술원, 2010 |
| 23 | (A) low noise digital phase-locked loop with quantization noise suppression and loop delay reduction techniques = 양자화 잡음과 루프 지연시간을 줄이는 방법을 이용한 저잡음 디지털 위상고정루프link Han, Jae-Hyun; 한재현; et al, 한국과학기술원, 2010 |
| 24 | (A) low phase-noise frequency synthesizer using two phase-locked-loops = 두 개의 위상고정루프를 사용한 저잡음 주파수 합성기link Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2008 |
| 25 | (A) low power analog front-end for bio-impedance measurement using small body area = 신체 국소 부위를 이용한 생체 임피던스 측정용 저전력 아날로그 프론트엔드link Cho, Min-Chang; 조민창; et al, 한국과학기술원, 2010 |
| 26 | (A) low power bio impedance measurement system = 저전력 생체 임피던스 측정 시스템link Choo, Kang-Yeop; 추강엽; et al, 한국과학기술원, 2011 |
| 27 | (A) quadrature modulation transmitter using two frequency synthesizers = 두 개의 주파수 합성기를 사용한 직교 변조 송신기link Lee, Jae-Won; 이재원; et al, 한국과학기술원, 2007 |
| 28 | Analysis and design of high-order sigma-delta ADC using voltage-controlled oscillator = 전압조절 발진기를 이용한 고차 시그마-델타 아날로그 디지털 변환기 설계 및 해석link Yu, Won-Sik; 유원식; et al, 한국과학기술원, 2012 |
| 29 | Analysis and design of high-speed on-chip interconnect transceiver with crosstalk and ISI equalizer = 누전잡음과 부호간 간섭 등화기를 사용한 고속 칩상 인터컨넥트용 송수신기의 해석 및 설계link Lee, Jae-Wan; 이재원; et al, 한국과학기술원, 2012 |
| 30 | Analysis and design of on-chip single cell trapping system using dielectrophoresis = 유전영동을 이용한 단일 세포 포획하는 IC 시스템의 설계 및 분석link Jo, Young-Woo; 조영우; et al, 한국과학기술원, 2013 |
| 31 | Analysis and design of time-based analog-to-digital Converter using ring voltage-controlled oscillator = 링 전압 제어 발진기를 이용한 시간 기반 아날로그 디지털 변환기의 해석과 설계link Kim, Jae-wook; 김재욱; et al, 한국과학기술원, 2008 |
| 32 | Analysis and Design of Voltage-Controlled Oscillator Based Analog-to-Digital Converter Kim, Jae-Wook; Jang, Tae-Kwang; Yoon, Young-Gyu; Cho, Seong-Hwan, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I-REGULAR PAPERS, v.57, no.1, pp.18 - 30, 2010-01 |
| 33 | Bio-impedance based vital sign sensor for U-Health application = 유헬스를 위한 바이오 임피던스 기반의 바이탈 신호 센서link Lee, Woo-Jae; 이우재; et al, 한국과학기술원, 2014 |
| 34 | Design and implementation of low phase noise VCO for power aware frequency synthesizer = 전력 소비 적응형 주파수 합성기에 적합한 저잡음 전압 제어 발진기의 설계와 구현link Ku, Yeon-Woo; 구연우; et al, 한국과학기술원, 2008 |
| 35 | Design of a Low-Power and a Low-Noise Phase-Locked Loop = 저전력 저잡음 위상동기루프의 설계link Park, Dong-Min; 박동민; et al, 한국과학기술원, 2011 |
| 36 | Design of a surface conductance based fully integrated standard CMOS humidity sensor without post-processing = 표면 전도성을 이용한 후처리 공정이 필요 없는 Standard CMOS 습도 센서의 설계link Kim, Gyu-Sik; 김규식; et al, 한국과학기술원, 2014 |
| 37 | Design of digital-intensive wireless RF receiver using VCO-based ADC = 전압제어 발진기 기반 아날로그 디지털 변환기를 이용한 디지털 집중적인 무선 고주파 수신기의 설계link Kim, Jae-Wook; 김재욱; et al, 한국과학기술원, 2011 |
| 38 | Design of high-speed and high-resolution time-to-digital converter using time arithmetic circuits = 시간 연산 회로를 이용한 고속 고해상도 시간 디지털 변환기의 설계link Kim, Kwang-Seok; 김광석; et al, 한국과학기술원, 2013 |
| 39 | Design of neural recording and stimulation IC using time-varying magnetic field = 시변환 자기장을 이용한 신경세포의 자극과 이를 검출하는 IC 시스템의 설계link Jeon, Se-Hyung; 전세형; et al, 한국과학기술원, 2009 |
| 40 | Design Techniques for a Low-Voltage VCO With Wide Tuning Range and Low Sensitivity to Environmental Variations Park, Dong-Min; Cho, Seong-Hwan, IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, v.57, pp.767 - 774, 2009-04 |
| 41 | High-resolution ADC-assisted time-to-digital converter = ADC를 이용한 고해상도 시간 디지털 변환기link Kim, Jung-Ho; 김중호; et al, 한국과학기술원, 2014 |
| 42 | Highly linear and low noise 2.4 GHz RF front-end circuits using transformer and vertical NPNBJT Lee, Jung-Hyup; Nam, I; Cho, Seong-Hwan; Lee, Kwy-Ro, ELECTRONICS LETTERS, v.43, pp.103 - 105, 2007-01 |
| 43 | Integrated All Electrical Pulse Wave Velocity and Respiration Sensors Using Bio-Impedance Lee, Woojae; Cho, Seong-Hwan, IEEE JOURNAL OF SOLID-STATE CIRCUITS, v.50, no.3, pp.776 - 785, 2015-03 |
| 44 | Low power CMOS reference clock oscillator = 저전력 CMOS 기준 주파수 발생기link Lee, Jung-Hyup; 이정협; et al, 한국과학기술원, 2011 |
| 45 | Low-noise digital phase locked loop using reference multiplication with adaptive calibration = 적응 교정적 기준 주파수 증가를 이용한 저잡음 디지털 위상고정루프link Sang, Jin-Woo; 상진우; et al, 한국과학기술원, 2012 |
| 46 | nth-order multi-bit Sigma Delta ADC using SAR quantiser Kim, Kwang-Seok; Kim, Jae-Wook; Cho, Seong-Hwan, ELECTRONICS LETTERS, v.46, no.19, pp.1315 - 1316, 2010-09 |
| 47 | On-chip Low-Power Sub-picosecond Jitter-Measurement circuit for Low-Jitter clock generator = 저잡음 클럭 발생기를 위한 온칩 저전력 피코초 이하 지터 측정 회로link Ha, Soh-Myung; 하소명; et al, 한국과학기술원, 2006 |
| 48 | Reference multiplied PLL and phase filtered harmonic locking for low noise frequency synthesizer = 저잡음 주파수 합성기를 위한 기준 주파수 증폭된 위상 고정 루프와 위상 필터된 조화 고정link Lee, Woo-Jae; 이우재; et al, 한국과학기술원, 2009 |
| 49 | Techniques of low-noise PLLs for frequency synthesis and clock generation = 주파수 합성기와 클럭 발생기를 위한 저잡음 위상고정루프 설계link Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2012 |
| 50 | Time domain algebraic operation circuits for high performance mixed-mode systems = 고성능 혼성모드 시스템 설계를 위한 시간 영역 산술 연산 회로link Kim, Sung-Jin; 김성진; et al, 한국과학기술원, 2010 |
| 51 | Time-based RF sampling bandpass ADC using voltage-controlled oscillators = 여러 개의 전압제어 발진기를 이용한 고주파 시간 기반 아날로그 디지털 변환기link Yoo, Young-Gyu; 윤영규; et al, 한국과학기술원, 2009 |
| 52 | Time-interleaved single slope ADC using counter-based TDC = 여러개의 단일 기울기를 이용한 아날로그 디지털 변환기link Choi, Hyoung-Taek; 최형택; et al, 한국과학기술원, 2012 |
