Showing results 1 to 10 of 10
Compact model for multiple-gate junctionless FETs = 다중 게이트 정션리스 트랜지스터의 컴팩트 모델링link Hur, Jae; 허재; et al, 한국과학기술원, 2015 |
Transistor leakage considering source/drain extension region = 소스/드레인 영역이 고려된 트랜지스터 누설전류 연구link Hur, Jae; Choi, Yang-Kyu; et al, 한국과학기술원, 2019 |
TWO-TERMINAL BIRISTOR HAVING POLYSILICON EMITTER LAYER INSERTED THEREIN AND MANUFACTURING METHOD THEREFOR 최양규; 손준우; 허재 |
수직 적층형 나노와이어 형성 방법 및 수직 적층형 나노와이어를 포함하는 트랜지스터 제조 방법 최양규; 문동일; 정의식; 허재 |
전계효과 트랜지스터의 게이트 절연막 손상을 치료하기 위한 펀치스루 전류를 이용한 열처리 방법 최양규; 박준영; 허재 |
직렬 연결된 PIN 다이오드를 포함하는 메모리 소자 및 그의 제조 방법 최양규; 김다진; 허재; 방태욱; 김충기, 2019-09-25 |
트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자 최양규; 허재 |
트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자 최양규; 허재 |
폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 최양규; 손준우; 허재 |
플라즈마 안테나 및 그의 제조 방법 최양규; 허재; 김다진; 김충기; 방태욱 |
Discover