수직 적층형 나노와이어 형성 방법 및 수직 적층형 나노와이어를 포함하는 트랜지스터 제조 방법FORMING METHOD OF VERTICALLY STACKED NANO-WIRE AND FABRICATION METHOD OF TRANSISTOR HAVING VERTICALLY STACKED NANO-WIRE
수직 적층형 나노와이어 형성 방법 및 트랜지스터 제조 방법이 개시된다. 본 발명에 따른 나노와이어 형성 방법은, 기판에 하드마스크를 증착하는 단계, 상기 하드마스크의 적어도 일부를 식각하는 단계, 이방성 식각을 통하여 상기 기판에 나노와이어를 패터닝하는 단계, 상기 기판에 보호막을 형성하는 단계 및 등방성 식각을 통하여 상기 기판에 나노와이어를 형성하는 단계를 포함한다. 이에 의하여, 나노와이어의 단면 크기를 용이하게 제어할 수 있고, 다수의 나노와이어가 적층된 채널 구조에서 전면 게이트 전극을 형성할 수 있으며, 수직 적층형 나노와이어를 포함하는 소스와 드레인 접합이 없는 트랜지스터를 제조할 수 있다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Application Date
- 2015-05-08
- Application Number
- 10-2015-0064589
- Registration Date
- 2017-09-25
- Registration Number
- 10-1783403-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.