Showing results 1 to 5 of 5
A Novel Procedure for Circuit Modeling of Dielectric Relaxation of (Ba,Sr)TiO3 Thin Film Capacitor and Its Effect on DRAM Operation 이희철; 장병탁; 차선용, 제6회 한국반도체 학술대회, pp.239 - 240, 1999 |
Calulation of Trap Densities between BST/Pt Interface from Capacitance-Voltage Characteristics and Rapid Thermal Annealing Fttect for DRAM Application 이희철; 곽동화; 장병탁; 차선용, 제 4회 한국반도체 학술대회, pp.0 - 0, 1997-02-01 |
E-beam Evaporation 2방법에 의해 증착된 고유전율 박막용 Pt 하부전극에 관한 연구 이희철; 차선용, 제 2회 한국반도체 학술대회, pp.107 - 108, 1995 |
Graded-IrO2 Diffusion Barrier를 사용한 (Ba,Sr)TiO3 커패시터용 하부 전극 구조 이희철; 차선용, 제 7회 한국반도체 학술대회, pp.341 - 342, 2000 |
Ir Thin Film as a Bottom Electrode for High Dielectic (Ba,Sr)TiO3 Capacitor 이희철; 차선용; 장병탁; 곽동화, 제 4회 한국반도체 학술대회, pp.0 - 0, 1997-02-01 |
Discover