메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법MEMORY CONTROLLER, SEMICONDUCTOR MEMORY SYSTEM AND OPERATING METHOD THEREOF
각 메모리 셀들로부터 리드된 제1데이터에 기초한 경판정 오류 정정 디코딩이 실패한 경우, 각 메모리 셀들로부터 제2데이터를 리드하는 단계; 및 상기 각 메모리 셀들로부터 리드된 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 각 메모리 셀들로부터 리드된 제1 및 2데이터에 기초한 상기 각 메모리 셀들로부터 리드된 상기 제1데이터의 로그 우도 비(LLR : Log Likelihood Ratio)를 이용하여 연판정 오류 정정 디코딩을 수행하는 단계를 포함하는 컨트롤러의 동작 방법을 제공한다.
- Assignee
- 한국과학기술원, 에스케이하이닉스 주식회사
- Country
- KO (South Korea)
- Application Date
- 2016-08-12
- Application Number
- 10-2016-0102985
- Registration Date
- 2023-12-20
- Registration Number
- 10-2617832-0000
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.