메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법MEMORY CONTROLLER, SEMICONDUCTOR MEMORY SYSTEM AND OPERATING METHOD THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 하정석 | ko |
| dc.contributor.author | 이상아 | ko |
| dc.contributor.author | 김대성 | ko |
| dc.date.accessioned | 2024-03-08T07:01:09Z | - |
| dc.date.available | 2024-03-08T07:01:09Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/318470 | - |
| dc.description.abstract | 각 메모리 셀들로부터 리드된 제1데이터에 기초한 경판정 오류 정정 디코딩이 실패한 경우, 각 메모리 셀들로부터 제2데이터를 리드하는 단계; 및 상기 각 메모리 셀들로부터 리드된 제1 및 2데이터 및 상기 각 메모리 셀들에 이웃한 각 메모리 셀들로부터 리드된 제1 및 2데이터에 기초한 상기 각 메모리 셀들로부터 리드된 상기 제1데이터의 로그 우도 비(LLR : Log Likelihood Ratio)를 이용하여 연판정 오류 정정 디코딩을 수행하는 단계를 포함하는 컨트롤러의 동작 방법을 제공한다. | - |
| dc.title | 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 | - |
| dc.title.alternative | MEMORY CONTROLLER, SEMICONDUCTOR MEMORY SYSTEM AND OPERATING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 하정석 | - |
| dc.contributor.assignee | 한국과학기술원, 에스케이하이닉스 주식회사 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2016-0102985 | - |
| dc.identifier.patentRegistrationNumber | 10-2617832-0000 | - |
| dc.date.application | 2016-08-12 | - |
| dc.date.registration | 2023-12-20 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.