추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터제작 방법 및 그 구조

Abstract

본 발명은 전계 효과 트랜지스터 제작 방법 및 그 구조에 관한 것으로, 상세하게는 다중 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제작 방법과 그 제작 방법에 의하여 제작된 전계 효과 트랜지스터에 관한 것이다.본 발명에 따른 3차원 핀 구조 전계 효과 트랜지스터 제조 방법은 (a) 기판 상에 핀 구조 채널이 형성될 실리콘층 및 상기 핀 구조 채널 위에 게이트가 형성될 부분이 노출되도록 이온주입 방지막 패턴을 순차적으로 형성하는 단계; (b) 상기 이온주입 방지막 패턴 전면에 산소이온을 주입하여 상기 실리콘층에 산소이온 주입층을 형성하는 단계; (c) 상기 산소이온 주입층을 산소 분위기에서 열처리하여 산화막 매몰층으로 형성시키는 단계; (d) 상기 실리콘층을 일괄 이방성 플라즈마 식각하여 상기 산화막 매몰층을 포함하는 핀 구조 채널을 형성하는 단계; (e) 상기 산화 매몰층을 과도 습식 식각에 노출시켜 빈 공간(Under cut)으로 형성하는 단계 및 (f) 게이트 물질을 상기 빈 공간 부분에 증착시켜 상기 핀 구조 채널 내부에 추가된 다중 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다. 산소주입분리법(SIMOX), 핀 구조 전계 트랜지스터(FinFET), 다중 게이트(Multiple Gate), 단 채널 효과 (Short Channel Effects), 3차원 트랜지스터, 펀치쓰루(Puntch Through), 누설 전류