무전해도금을 이용한 적층 칩의 접합 방법Bonding Method Of Stack Chip Using Electroless Plating
이 발명은 무전해도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 무전해도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 무전해도금 공정을 이용하여 적층 칩의 크기와 TSV의 개수에 무관하게 TSV 주위에 균일한 도금층을 형성할 수 있는 장점이 있다. 또한, 이 발명은 무전해도금 공정의 온도가 낮고 비정질의 도금층이 형성되어 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 무전해도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.
- Assignee
- 한국과학기술원
- Country
- KO (South Korea)
- Issue Date
- 2012-06-15
- Application Date
- 2010-07-15
- Application Number
- 10-2010-0068281
- Registration Date
- 2012-06-15
- Registration Number
- 10-1158730-0000
- Appears in Collection
- ME-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.