부유 기판구조를 갖는 MOS 트랜지스터에서 게이트 전압에 의존하는 반전전하층의 길이를 보정하여 정확한 진성 이동도를 추출하는 방법 및 장치

Abstract

부유 기판구조를 갖는 MOS(Metal-Oxide-Semi conductor) 트랜지스터의 진성 이동도 추출 방법은 게이트 영역, 소스 영역 및 드레인 영역을 포함하는 트랜지스터의 게이트 전압에 따른 상기 트랜지스터의 커패시턴스를 측정하는 단계; 상기 측정된 트랜지스터의 커패시턴스를 이용하여 상기 트랜지스터의 게이트 전압에 따른 채널 영역에서의 반전전하층의 계수를 획득하는 단계; 상기 획득된 반전전하층의 계수에 기초하여 상기 채널 영역에서의 진성 채널 길이-상기 게이트 전압에 의한 채널 전도성에 따라, 상기 소스 영역 및 상기 드레인 영역 사이의 채널 영역 중 커패시턴스가 형성되는 길이-를 계산하는 단계; 및 상기 계산된 진성 채널 길이를 이용하여 진성 이동도를 추출하는 단계를 포함한다.