잔류전압 증폭기 및 이를 이용한 아날로그/디지털 변환기

Abstract

본 발명은 잔류전압 증폭기 및 이를 이용한 아날로그/디지털 변환기에 관한 것으로, 다단구조(Multi-stage) 아날로그/디지털 변환기(Analog Digital Converter, 이하 'ADC'라 함)에서 각 단의 잔류전압 증폭기(Residue Amplifier)가 기능을 함에 있어, 디지털/아날로그 변환기(Digital Analog Converter, 이하 'DAC'라 함)의 동작을 위해 필요한 기준전압을 별도의 기준전압 공급기로부터 제공받지 않고, ADC의 전원전압으로 사용되는 LDO(Low Drop-Out Regulator)에 의해 생성된 안정화된 전압을 이용함으로써, 기존의 설계에서는 필수 구성요소 중의 하나이던 기준전압 공급기를 제거함에 따라 전력소모 및 칩 면적을 줄이는 설계가 가능하고, 입력신호를 최대 전원전압까지 처리할 수 있도록 함에 따라 낮아진 전원전압 조건에서 입력신호의 다이나믹 레인지(Dynamic Range, DR)를 개선할 수 있는 효과가 있다.