커패시터리스 디램 및 그 제조 방법

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 커패시터가 없는 커패시터리스 디램(capacitorless DRAM) 및 그 제조방법에 관한 것이다.본 발명에 따른 커패시터리스 디램은, 반도체 기판, 반도체 기판상에 형성된 소스, 소스 상에 수직방향으로 형성된 제1 기둥, 제1 기둥 상에 형성된 드레인, 제1 기둥의 측부에 형성된 게이트, 게이트를 반도체 기판, 소스, 제1 기둥 및 드레인과 절연시키는 게이트 절연막, 및 제1 기둥 내부에 형성되고, 소스와 드레인을 연결하는 제2 기둥을 포함하고, 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크다.본 발명에 의해 종래의 커패시터리스 디램보다 증가된 정공 보유시간을 갖는 구조의 커패시터리스 디램이 제공된다.