| 1 | 100BaseT4 이더넷 송수신기를 위한 타이밍 복원 회로의 설계 = Timing recovery circuit design for 100BaseT4 ethernet transceiverlink 이준석; Lee, Joon-Suk; et al, 한국과학기술원, 1997 |
| 2 | (A) design of CMOS RF transceiver for 5-GHz band wireless LAN = 5-GHz 대역 무선 LAN을 위한 CMOS RF 송수신단의 설계link Wang, Sung-Ho; 왕성호; et al, 한국과학기술원, 2003 |
| 3 | (A) DLL-based frequency synthesizer with selective reuse of a delay cell scheme for 2.4 GHz ISM band = 선택적 지연셀 재사용 기법을 사용한 2.4 GHz ISM band DLL 기반의 주파수 합성기link Kang, Seok; 강석; Kim, Beom-Sup; Kim, Lee-Sup; et al, 한국과학기술원, 2004 |
| 4 | (A) low noise phase-locked loop design by loop bandwidth optimization = 루프 대역의 최적화에 의한 저 잡음 PLL 설계link Lim, Kyoo-Hyun; 임규현; et al, 한국과학기술원, 2002 |
| 5 | AMPS 방식 휴대 전화기용 저전력 디지탈 음성처리 프로세서의 설계 = A low power design of digital audio processor for AMPS cellular phone applicationslink 양정식; Yang, Jeong-Sik; et al, 한국과학기술원, 1996 |
| 6 | CDMA 무선 휴대폰 시스템을 위한 3.0V CMOS 연속 시간 필터의 설계 = A 3.0V CMOS continuous time low-pass filter for CDMA cellular phone applicationlink 박찬홍; Park, Chan-Hong; et al, 한국과학기술원, 1996 |
| 7 | Contrast enhancement algorithm using partially overlapped sub-block histogram equalization = 부분 중첩 서브블록 히스토그램 등화 기법을 이용한 콘트래스트 강화 알고리즘에 관한 연구link Kim, Joung-Youn; 김정연; et al, 한국과학기술원, 1999 |
| 8 | Design and implementation of a programmable QAM VDSL transceiver = 프로그래밍이 가능한 QAM VDSL 송수신기 설계와 구현link Nam, Hyoung-Sik; 남형식; et al, 한국과학기술원, 2004 |
| 9 | Design of 200MHz sampling rate, low-glitch energy 10bit D/A converter = 200MHz sampling rate를 갖는 Low-glitch energy 10bit D/A converter의 설계link Kim, Young-Gon; 김영곤; et al, 한국과학기술원, 1999 |
| 10 | Design of a CMOS active mixer with a differential NMOS load = 차등 NMOS 입력단을 갖는 능동 CMOS 주파수 변환기의 설계link Byun, Sang-Jin; 변상진; et al, 한국과학기술원, 1999 |
| 11 | Design of a single chip CMOS RF GFSK receiver with a dll-based demodulator = 딜레이 락 루프를 이용한 복조기를 포함하는 단일칩 CMOS RF GFSK 수신기의 설계link Byun, Sang-Jin; 변상진; et al, 한국과학기술원, 2004 |
| 12 | Design of CMOS receiver front-end for wireless communications = 무선 통신을 위한 CMOS 수신단의 설계link Ahn, Hyung-Ki; 안형기; Kim, Beom-Sup; Park, In-Cheol; et al, 한국과학기술원, 2004 |
| 13 | Design of high order single-stage sigma-delta modulator = 고차 단일 루프 구조의 시그마 델타 모듈레이터 설계link Kim, Hyun-Seok; 김현석; et al, 한국과학기술원, 1999 |
| 14 | Design of low-noise RF synthesizer for wireless transceiver using ring oscillator = 링 발진기를 이용한 이동 통신용 저 잡음 고 주파수 합성기의 설계link Park, Chan-Hong; 박찬홍; et al, 한국과학기술원, 2001 |
| 15 | Design of mixed-mode baseband signal processor for wireless communication applications = 무선 통신 시스템용 혼합모드 기저대역 신호처리기의 설계link Kim, Tae-Hun; 김태훈; et al, 한국과학기술원, 2001 |
| 16 | Differential unitary space-time modulation with multiple-symbol detection = 디퍼렌셜 유니터리 스페이스 타임 모듈레이션의 다중 심볼 검출link Kim, Hong-Chul; 김홍철; et al, 한국과학기술원, 2004 |
| 17 | Digital background calibration techniques for pipelined analog-to-digital converters = 파이프라인 아날로그 디지털 변환기를 위한 디지털 배경 보정 기법link Kim, Jeong-Pyo; 김정표; et al, 한국과학기술원, 2004 |
| 18 | High speed interfaces for chip-to-chip communication = 칩간 통신을 위한 고속 인터페이스 연구link Yang, Jeong-Sik; 양정식; et al, 한국과학기술원, 2002 |
| 19 | High-speed serial communication using half-frequency clock = 1/2 주파수 클럭을 이용한 고속 직렬 통신link Kim, Tae-Sung; 김태성; et al, 한국과학기술원, 2003 |
| 20 | Inter-chip serial link design in CMOS = CMOS를 이용한 칩간 직렬통신기의 설계link Kim, Jin-Wook; 김진욱; et al, 한국과학기술원, 2004 |
| 21 | Interface scheme for high-speed synchronous-DRAM = 고속 Synchronous-DRAM을 위한 Interface에 관한 연구link Kim, Jeong-Pyo; 김정표; et al, 한국과학기술원, 1999 |
| 22 | Jitter-reduced digital symbol timing recovery for 16-CAP VDSL system = 16-CAP VDSL시스템에 알맞은 지터를 줄인 디지털 심볼 타이밍 복원link Song, Yong-Chul; 송용철; et al, 한국과학기술원, 1999 |
| 23 | Low-noise design methodology for CMOS integrated clock generation circuits = CMOS 집적 클럭 발생 회로들에 대한 저 잡음 설계 방법론link Kim, Jae-Joon; 김재준; et al, 한국과학기술원, 2003 |
| 24 | Low-noise LC oscillator with ring configuration = Ring 구조를 갖는 저 잡음 발진기의 설계 및 분석link Kim, Jae-Joon; 김재준; et al, 한국과학기술원, 1998 |
| 25 | Low-noise PLL/DLL design and jitter/phase noise analysis = 저잡음 PLL/DLL 설계 및 지터/위상잡음 분석link Lee, Joon-Suk; 이준석; et al, 한국과학기술원, 2002 |
| 26 | Optimum loop band-width design for low noise PLL application = 저잡음 PLL 응용을 위한 최적의 루프 대역디자인link Lim, Kyoo-Hyun; 임규현; et al, 한국과학기술원, 1997 |
| 27 | Parameter optimization using evolutionary programming in voltage reference circuit design 박철훈; 김범섭, 전자공학회논문지, v.34, no.8, pp.603 - 609, 1997-08 |
| 28 | Programmable direct digital frequency synthesizer design for multi-standard receiver = 다표준 수신기를 위한 프로그래밍이 가능한 직접 디지털 주파수 합성기의 설계link Kim, Hyun-Jin; 김현진; et al, 한국과학기술원, 2001 |
| 29 | Techniques for digital frequency synthesis and their applications to communication systems = 디지털 주파수 합성 기법과 통신 시스템에서의 응용link Song, Yong-Chul; 송용철; et al, 한국과학기술원, 2004 |
| 30 | π/4-QPSK 변조 신호에 대한 기저 대역에서의 클럭 복원 알고리즘에 관한 연구 = Baseband clco recovery algorithm for π/4-QPSK modulated signalslink 이정은; Lee, Jeong-Eun; et al, 한국과학기술원, 1997 |
| 31 | 고속 SDRAM을 위한 스큐 제거 delay locked loop = A deskewing delay locked loop for high speed SDRAMlink 남형식; Nam, Hyoung-Sik; et al, 한국과학기술원, 1998 |
| 32 | 빠른 위상획득시간을 갖는 PLL의 설계 = A design of charge-pump PLL with fast phase-acquisition timelink 고화수; Koh, Hwa-Su; et al, 한국과학기술원, 1996 |
| 33 | 상위수준 합성을 이용한 HDTV용 PCR클럭 복원을 위한 디지털 위상제어루프의 설계 = The design of PCR clock recovery digital PLL for HDTV using high-level synthesislink 김진욱; Kim, Jin-Wook; et al, 한국과학기술원, 1998 |
| 34 | 저전력 칩상 전압 안정기 설계 = Low-power on-chip voltage generator/regulator designlink 서윤득; Seo, Yoon-Deuk; 박철훈; 김범섭; et al, 한국과학기술원, 1996 |
| 35 | 직교 주파수 분할 다중 사용자 시스템을 위한 최적의 자원 할당 방안 이용훈; 김인형; 이혜림; 김범섭, 통신정보합동학술대회 (JCCI 2001), pp.635 - 638, 2001-04 |
| 36 | 측대역 전치필터쌍을 이용한 VDSL 시스템을 위한 심볼 타이밍 복구 알고리즘에 관한 연구 = Symbol timing recovery using single side prefilter pair for VDSL systemlink 김기현; Kim, Key-Hyun; et al, 한국과학기술원, 1998 |
