DSpace at KOASAS
Browsing DSpace

Browse "School of Electrical Engineering(전기및전자공학부)" by Subject 위상고정루프

A to Z

All 0-9

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

or enter first few letters:

Showing results 1 to 7 of 7

1
A spread spectrum clock generator with random modulation = 임의 위상 변조를 이용한 대역 확산 클럭 발생기link

Lim, Sun-Jae; 임선재; et al, 한국과학기술원, 2013

2
(A) 100 to 200 MHz area-efficient LC-VCO based clock generator in 130nm CMOS = 130nm CMOS 공정에서 면적 효율을 가지는 LC-VCO를 사용한 100~200 MHz 클록 발생기link

Kim, Sung-Jun; 김성준; et al, 한국과학기술원, 2008

3
(A) low phase-noise frequency synthesizer using two phase-locked-loops = 두 개의 위상고정루프를 사용한 저잡음 주파수 합성기link

Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2008

4
Low-noise digital phase locked loop using reference multiplication with adaptive calibration = 적응 교정적 기준 주파수 증가를 이용한 저잡음 디지털 위상고정루프link

Sang, Jin-Woo; 상진우; et al, 한국과학기술원, 2012

5
PCS응용에 적합한 주파수합성기의 설계 = 2GHz frequency synthesizer for PCS applicationlink

황명운; Hwang, Myung-Woon; et al, 한국과학기술원, 1998

6
Reference multiplied PLL and phase filtered harmonic locking for low noise frequency synthesizer = 저잡음 주파수 합성기를 위한 기준 주파수 증폭된 위상 고정 루프와 위상 필터된 조화 고정link

Lee, Woo-Jae; 이우재; et al, 한국과학기술원, 2009

7
Techniques of low-noise PLLs for frequency synthesis and clock generation = 주파수 합성기와 클럭 발생기를 위한 저잡음 위상고정루프 설계link

Park, Pyoung-Won; 박평원; et al, 한국과학기술원, 2012

Discover

Type

. next

Open Access

Date issued

. next

Subject

. next

rss_1.0 rss_2.0 atom_1.0