Showing results 1 to 2 of 2
DEVS 형식론에 의한 하드웨어 모델링 및 합성가능한 VHDL Code의 자동 생성 = Hardware modeling based on DEVS formalism and automatic generation of synthesizable VHDL codelink 이영무; Lee, Young-Moo; et al, 한국과학기술원, 1996 |
HDEVS 형식론에 기반한 통합 하이브리드 모델링 방법론 및 시뮬레이션 엔진 설계 권세중; 성창호; 송해상; 김탁곤, 한국시뮬레이션학회 논문지, v.22, no.1, pp.21 - 30, 2013-03 |
Discover