내장형 시스템을 위한 저전력 2-레벨 캐쉬 메모리의 설계Low-Power 2-level Cache Architectures for Embedded System

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 717
  • Download : 0
DC FieldValueLanguage
dc.contributor.author김용호-
dc.contributor.author박수호-
dc.contributor.author김경아-
dc.contributor.author김순태-
dc.contributor.author이종민-
dc.date.accessioned2013-03-27T23:42:39Z-
dc.date.available2013-03-27T23:42:39Z-
dc.date.created2012-02-06-
dc.date.issued2008-11-15-
dc.identifier.citation제30회 한국정보처리학회 추계학술발표대회 , v., no., pp.0 - 0-
dc.identifier.urihttp://hdl.handle.net/10203/162331-
dc.description.abstract온칩(on-chip) 캐쉬는 외부 메모리로의 접근을 감소시키는 중요한 역할을 한다. 본 연구에서는 내장형 시스템에 맞추어 설계된 2-레벨 캐쉬 메모리 구조를 제안하고자 한다. 레벨1(L1) 캐쉬의 구성으로 작은 크기, 직접사상(direct-mapped) 그리고 바로쓰기 (write-through)를 채용한다. 대조적으로 레벨2(L2) 캐쉬는 일반적인 캐쉬 크기와 집합연관(Set-associativity) 그리고 나중쓰기(write-back) 정책을 채용한다. 결과적으로 L1캐쉬는 한 사이클 이내에 접근될 수 있고 L2캐쉬는 전체 캐쉬의 미스율(global miss rate)을 낮추는데 효과적이다. 두 캐쉬 계층간 바로쓰기 (write-thorough) 정책에서 오는 빈번한 L2캐쉬 접근으로 인한 에너지 소비를 줄이기 위해 본 연구에서는 One-way 접근 기법을 제안하였다. 본 연구에서 제안한 2-레벨 캐쉬 메모리 구조는 평균적으로 26%의 성능향상과 43%의 에너지 소비 그리고 77%의 에너지-지연 곱에서 이득을 보여주었다.-
dc.languageKOR-
dc.title내장형 시스템을 위한 저전력 2-레벨 캐쉬 메모리의 설계-
dc.title.alternativeLow-Power 2-level Cache Architectures for Embedded System-
dc.typeConference-
dc.type.rimsCONF-
dc.citation.beginningpage0-
dc.citation.endingpage0-
dc.citation.publicationname제30회 한국정보처리학회 추계학술발표대회-
dc.identifier.conferencecountrySouth Korea-
dc.identifier.conferencecountrySouth Korea-
dc.contributor.localauthor김순태-
dc.contributor.nonIdAuthor김용호-
dc.contributor.nonIdAuthor박수호-
dc.contributor.nonIdAuthor김경아-
dc.contributor.nonIdAuthor이종민-
Appears in Collection
CS-Conference Papers(학술회의논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0