DSpace at KOASAS: 보호링을 사용하여 부정합 전위의 발생을 억제한 P/P+ 실리콘기판에 제작된 MOSFET의 특성 분석

DSpace at KOASAS

RIMS Collection RIMS Conference Papers

보호링을 사용하여 부정합 전위의 발생을 억제한 P/P+ 실리콘기판에 제작된 MOSFET의 특성 분석

Cited 0 time in webofscience

Cited 0 time in scopus

Hit : 418
Download : 0

Export

DC(XML)
Excel

김충기 / 윤난영 / 이호준 / 한철희 researcher

Issue Date: 1995

Language: KOR

Citation: 한국반도체 대한전자공학회 학술대회, pp.129 - 130

URI: http://hdl.handle.net/10203/117613

Appears in Collection: RIMS Conference Papers

Files in This Item: There are no files associated with this item.

Display Full Item Record

qr_code

트윗하기

KOASAS

Knowledge Service Development Team, KAIST 291 Daehak-ro, Yuseong-gu, Daejeon 34141, Republic of Korea. T. 82-42-350-4493 Email. koasas@kaist.ac.kr
Copyright © 2016. Korea Advanced Institute of Science and Technology. All Rights Reserved.

KOASAS

KOASAS

Browse

보호링을 사용하여 부정합 전위의 발생을 억제한 P/P+ 실리콘기판에 제작된 MOSFET의 특성 분석

KOASAS

Communities & Collections