무연솔더와 도금된 구리배선에서 전류의 영향에 의한 계면반응의 변화에 관한 연구

Abstract

반도체 및 전자 패키징 분야에서 chip을 접속하는 기술로 기존에 사용된 것은 와이어본딩과 TAB 기술이었다. 그러나 이러한 기술들은 chip의 집적도가 높지 않고 전기적 신호의 전달 지연 시키고 열 발생률을 높이는 등의 신뢰성에 대한 문제를 노출시켰다. 이에 솔더 범프를 이용하여 고속의 신호처리가 가능하고, 더 많은 I/O를 형성 할 수 있는 flip chip 기술이 개발되어 현재 전 세계적으로 많은 연구가 진행되고 있다. 그러한 연구의 일환으로 BGA(Ball Grid Array) 패키지는 Market share에서 상당 부분을 차지하게 되었다. 이러한 패키지는 interconnection인 솔더에 대한 비중이 높아 솔더의 접합 특성, 하부 금속층과의 계면 반응, 솔더 조인트의 변형 거동, 솔더 조인트의 열적 기계적 특성, 열 피로 기구및 전류에 의한 영향 등 솔더에 대한 많은 연구를 불러 일으켜 왔다. 이러한 전자 패키징 분야의 가장 큰 추세는 현재 45나노 공정까지 소형화된 메인 칩셋의 크기에 발맞춰 소형화를 이루는 것이다. 소형화를 위한 실장기술 개발도 중요하지만 그에 따른 새로운 문제들이 대두되었다. 대표적으로 소형화에 따른 배선 패턴 및 솔더 접합부에서의 단면적 감소로 인해, 상대적으로 전류밀도가 크게 증가하는 문제점이 있다. 전류 밀도는 electromigration의 가장 주된 driving force로서 높은 전류밀도하의 상온에서도 솔더 접합부의 신뢰성이 급격히 감소하는 것으로 알려져 있다. Brook Chao[1]-[2], H. Gan and K. N. Tu[3] 또한, SPS첨가제와 함께 도금된 구리 배선의 경우 Sulfur segregation으로 인해 Kirkendall void형성이 가속화 되는 현상이 밝혀졌다. Jin Yu[4] 본 연구에서는 Sn-3.5Ag 솔더볼을 이용하여 황산구리 용액에 sulfur기반의 도금 첨가제를 사용해 도금한 구리 패턴에 플립칩 형태로 시편을 제작하여 150℃의 온도에서 $1.0x10^4 A/cm^2$ 의 전류밀도를 가한 시편과 Aging만 한 시편을 상호 비교하여 1) IMC성장 비교, 2)커켄달 보이드 형성 비교, 3)Electromigration에 의해 소모된 구리의 양을 비교, 4) 분자량및 원자크기 모델을 이용하여 플럭스 비교를 하여 Electromigration에 의한 솔더 접합부의 변화에 대해 알아보았다. 5)또한 Electromigration에 의한 void curing및 kirkendall void의 가속화 현상에 대해 연구하였다.