DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 김재균 | - |
dc.contributor.advisor | Kim, Jae-Kyoon | - |
dc.contributor.author | 장병화 | - |
dc.contributor.author | Jang, Byung-Hwa | - |
dc.date.accessioned | 2011-12-14T02:19:08Z | - |
dc.date.available | 2011-12-14T02:19:08Z | - |
dc.date.issued | 1978 | - |
dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=62300&flag=dissertation | - |
dc.identifier.uri | http://hdl.handle.net/10203/39464 | - |
dc.description | 학위논문(석사) - 한국과학기술원 : 전기 및 전자공학과, 1978.2, [ [i], 78 p. ] | - |
dc.description.abstract | PLL에 있어서 LPE의 시정수를 크게하면 pull-in range가 작아 지는데 이를 개선하기 위하여 delay switching 회로를 삽입한 DSPLL를 고안하고 DSPLL의 pull-in 과정을 이론 및 실험으로 해석하였다. 먼저 보통 PLL의 pull-in 과정을 phase-plane 에서 설명하고 DSPLL의 원리를 밝혔다. 다음 DSPLL을 근사적으로 AFC mode와 APC mode 로 나누어 해석하고 pull-in range를 lock range의 $\frac{1}{2}$ 이상까지 넓힐 수 있음을 보였다. 이 사실은 실험에서 확인 되었으며 delay switching 방법에 의해 pull-in time도 크게 개선 되었다. | kor |
dc.language | kor | - |
dc.publisher | 한국과학기술원 | - |
dc.title | Pull-in characteristics of delay switching phase-locked loop | - |
dc.type | Thesis(Master) | - |
dc.identifier.CNRN | 62300/325007 | - |
dc.description.department | 한국과학기술원 : 전기 및 전자공학과, | - |
dc.identifier.uid | 000761113 | - |
dc.contributor.localauthor | 김재균 | - |
dc.contributor.localauthor | Kim, Jae-Kyoon | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.