Short-channel NMOS transistor 의 threshodk 전압과 punchthrough 전압의 감소에 관한 실험적 연구

Abstract

Channel length가 짧은 MOS trasistor에서 threshold 전압과 punchthrough 전압이 감소하는 현상을 gate length가 3 $\mu$m부터 10 $\mu$m까지인 Si-gate N-channel transistor를 제작하여 실험적으로 고찰하였다. 또 gate oxide를 얇게 하고 implantation을 두번한 소자를 제작해서 위의 short-channel effect를 줄여 보았다. Saturation 영역에서 동작하는 enhancement load와 shortchannel enhancement driver로 구성된 inverter의 특성과 5 - stage ring-oscillator의 출력을 측정해 본 결과 본 논문의 실험을 위해 제작한 short-channel FET의 propagation deley가 10 nsec 이하임을 알 수 있었다.