초고속 디스플레이 인터페이스용 4PAM 저전력 수신기 회로 및 채널 설계 연구

Abstract

본 논문에서는 디스플레이 인터페이스를 위한 PCB Channel을 설계하였고 회로 Simulation에 사용할 수 있도록 PCB Channel을 Modeling하였다. 또한, 0.18-$\mu$m CMOS 공정을 이용하여 고속의 전송률을 유지하면서 전력소모와 칩의 면적을 줄이는 새로운 디스플레이 인터페이스 4PAM 수신기를 제안하고 구현하였다. 새로이 제안한 방법은 기존의 수신기와는 다른 비교방법을 사용하여 사용되는 회로의 수를 줄여준다. 부가적으로 새로운 비교방법을 적용하기 위해 기존Preamp대신 새로운 Preamp를 사용하였다. 기존의 상대적인 비교를 하는 Conventional Receiver의 경우와 비교하면 동일한 성능을 가지면서 사용되는 회로가 줄어 전력소모는 35%감소하고 칩의 면적은 25%감소하였다. 설계된 7.5cm PCB는 Eye Opening감소가 4%미만으로 4PAM 신호의 Loss와 Noise의 영향이 작았지만, 45 PCB의 경우 400Mbps에서 Eye Opening감소가 10%정도로 400Mbps 이상에서는 Loss와 Noise의 영향이 큰 것을 알 수 있었다. 제안한 4PAM 수신기를 PCB Channel에 연결하여 측정한 결과, 4PAM신호를 입력하여 얻은 수신기의 출력은 디지털 신호로 0과 1이 확실히 구분되었다. 7.5cm PCB를 연결한 수신기의 경우 Eyediagram의 결과에서 분석한 대로 Noise의 영향이 작아 1Gbps까지 동작하는 것을 확인하였고, 45cm PCB를 연결한 경우 Eyediagram의 결과에서 분석한 대로 400Mbps까지는 동작을 하였다. 결과적으로, 제안된 구조는 새로운 비교방법을 이용하여 저전력, 소형화된 새로운 4PAM 수신기 구조이다. 즉, 제안된 구조는 4PAM 전송방식의 단점인 회로의 복잡성과 전력소모의 증가를 개선시킬 것으로 예상되므로, 차세대 고해상도 디스플레이 구동 집적회로의 인터페이스 구조로 각광 받을 것으로 예상된다.