파이프라인 아날로그-디지털 신호변환기의 MDAC 이득오차 보상방법

Abstract

파이프라인 ADC의 각 스테이지는 Sub-ADC와 OP-앰프를 이용하는 MDAC으로 구성된다. OP-앰프의 이득이 충분하지 못한 경우, MDAC 출력은 이득에러를 발생시킨다. 이 MDAC 이득에러는 DNL, INL 특성을 나쁘게 하고, 나타나지 않는 코드를 발생할 수도 있다. MDAC 이득에러를 보정하기 위해서 가변 커패시터를 이용한 MDAC 구조를 제안하였다. 그리고 출력코드의 누적분포를 이용하여 MDAC 이득에러를 검출할 수 있도록 하였다. 제안된 방법은 인터럽트 시간이 불필요하고, 추가적인 회로가 크지 않다는 장점이 있다. 설계된 회로는 10비트, 50MS/s로 동작하도록 하였다. 아날로그 블록은 하이닉스 0.35um CMOS 공정을 사용하여 디자인 되었고, MDAC 이득에러 분석을 위한 회로는 FPGA를 이용하여 구성된다.