고속 디지털 시스템에서 잡음을 가진 전원/접지면에서의 신호 지연 및 신호의 충실성에 관한 시간영역 유한 차분 해석FDTD simulation of signal integrity and delay with noisy power/ground in high-speed digital system
고성능 디지털 집적회로에서 전원 공급 시스템은 그 동작 주파수가 올라감에 따라 역할이 점점 중요해지고 있다. 전원 공급 시스템은 집적회로에 안정적인 전원 공급이 그 중요한 목적이다. 하지만 동작 주파수가 올라감에 따라 순간적 전류 흐름에 의한 잡음, 전원 공급 시스템 자체의 공진현상 등으로 인해 전원 공급 시스템에 잡음이 크게 증가하고 있다. 이 잡음은 회로 동작에 오동작을 일으킬 수 있으며 이것은 전체 시스템의 오류가 될 수 있다.
이와 같은 전원 공급 시스템에서의 잡음은 신호선에도 영향을 미치게 된다. 신호선 역시 그 전압에 대한 기준을 전원/접지면에 두고 있기 때문이다. 신호선에 한 지점에서 다른 지점으로 신호를 전송할 때 신호선 주변의 전원 공급 시스템에 잡음이 생기게 되면 그 신호는 부가적인 신호 지연이 생기게 되며 신호에 왜곡이 생길 수 있다. 이와 같은 현상은 기존의 회로 시뮬레이터로는 그 여부를 확인하기 어렵기 때문에 3차원 전자기 해석 방법인 시간 영역 유한 차분법을 사용하여 그 영향을 알아보았다. 이 시간영역 유한 차분법을 이용하면 시간 영역에서의 전자기 문제와 회로 문제를 동시에 해결할 수 있기 때문이다.
여러 잡음 환경에서 신호 지연 및 신호의 충실성은 잡음의 크기에 대체적으로 비례하여 신호 지연은 약 10피코초 정도 늘어나고 전원 접지면의 전압이 수 백 미리볼트 이상 흔들리는 것을 확인할 수 있었다.
하지만 잡음의 크기, 위치, 그리고 발생시간에 대한 이론적 관계가 불명확하므로, 앞으로 이에 대한 보다 깊은 연구가 필요하다. 이 연구는 중요한 디지털 시스템의 전자기적 환경에서의 시뮬레이션에 응용될 수 있으리라 기대된다.