차세대 패키징에서의 워피지: 이종집적을 위한 도전 과제, 측정 기법 및 저감 전략

Abstract

반도체 산업이 기존 Moore’s law 기반의 스케일링 한계를 뛰어넘어 발전함에 따라, 고성능·초소형·다기능 전자 소자를 구현하기 위한 핵심기술로 heterogeneous integration (HI) 패키징이 부상하고 있다. 2.5D/3D integration, fan-out wafer-level packaging (FOWLP), Si-bridge 기반 interconnect 등 첨단 패키징 기술은 하나의 패키지 안에 복수의 칩을 통합함으로써 성능을 극대화하지만, 동시에 다양한 열기계적 문제를동반한다. 그중 warpage는 대표적인 이슈로, 칩 정렬 불량, 신뢰성 저하, 조립 수율 감소, interconnect 손상 등을 유발하여 제조 공정과 소자성능 전반에 심각한 영향을 미친다.이러한 문제를 방지하기 위해서는 정밀한 warpage 측정 및 특성 분석이 필수적이다. 현재까지 개발된 여러 실험·시뮬레이션 기반 측정 기법들은 서로 다른 장점과 한계를 보이며, 각 첨단 패키징 구조와 공정 조건에 따라 warpage 거동을 다각도로평가한다. 본 논문은 최신 warpage 측정 기술을 체계적으로 정리하고, 이들의 특징과 적용 가능성을 비교·분석한다. 또한 wafer-level, panellevel, Si-bridge 기반 패키지 등에서 나타나는 warpage 거동을 토대로, 소재 선택, 구조 설계, 공정 최적화 전략을 제시한다. 마지막으로, machine learning, real-time monitoring 등 신기술을 적용한 warpage 관리·저감 방안을 제안하며, 차세대 HI 패키징에서의 효율적 warpage 억제와 신뢰성 향상을 위한 미래 연구 방향을 모색한다.