LDPC 디코더, 반도체 메모리 시스템 및 그것의 동작 방법

Abstract

코드워드를 변수 노드에 초기 업데이트하는 제1 단계; 원본 패리티 체크 행렬에 기초한 디코딩을 수행하는 제2 단계; USC(Unsatisfied Syndrome Check)의 개수가 상기 디코딩의 문턱 회수 수행되는 동안 감소하지 않으면, 상기 USC에 대응하는 USC 노드를 최상위 노드로 하는 트리 구조에서 2t번째 레벨의 체크 노드 중 선택된 일부 체크 노드에 대응하는 상기 원본 패리티 체크 행렬의 행들을 더미 데이터로 변경하여 수정 패리티 체크 행렬을 생성하는 제3 단계; 상기 수정 패리티 체크 행렬에 기초한 체크 노드 업데이트 및 변수 노드 업데이트로 구성되는 노드 업데이트를 수행하는 제4 단계; 상기 제2 내지 4 단계를 1 반복으로 하여, 상기 디코딩이 성공일 때까지 상기 1 반복을 소정 회수 반복하는 제5 단계를 포함하는 LDPC 디코더의 동작 방법이 개시된다.