반도체 장치를 테스트하는 장치 및 그 방법Apparatus for testing semiconductor device and method
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 나노종합기술원 | ko |
| dc.contributor.author | 차호일 | ko |
| dc.contributor.author | 윤우진 | ko |
| dc.contributor.author | 고진원 | ko |
| dc.date.accessioned | 2024-02-22T10:00:23Z | - |
| dc.date.available | 2024-02-22T10:00:23Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/318204 | - |
| dc.description.abstract | 본 발명의 일실시예의 반도체 장치의 테스트 방법은: 웨이퍼 레벨 패키징(Wafer Level Packaging) 방식으로 제조된 반도체 장치를 제공하는 단계; 상기 반도체 장치의 제1면에서 솔더볼(solder ball)을 에칭하여 제거하는 단계; 상기 반도체 장치의 제1면의 표면에서 RDL층(Re-distribution Layer, RDL) 레벨까지 에칭하여 제거하는 단계; 상기 RDL층까지 제거된 반도체 장치를 PCB(Printed Circuit Board) 위에 부착하는 단계; 상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하는 단계; 및 상기 반도체 장치의 회로에 대하여 테스트 공정을 수행하는 단계를 포함할 수 있다. 본 발명의 일실시예에 따르면 패키징 공정 전에 반도체 칩 회로의 테스트 및/또는 수정이 어려운 구조를 가지는 반도체 장치의 회로를 용이하고 정확하게 테스트 및/또는 변경할 수 있으며, 테스트 공정 비용을 절감할 수 있다. | - |
| dc.title | 반도체 장치를 테스트하는 장치 및 그 방법 | - |
| dc.title.alternative | Apparatus for testing semiconductor device and method | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.nonIdAuthor | 차호일 | - |
| dc.contributor.nonIdAuthor | 윤우진 | - |
| dc.contributor.nonIdAuthor | 고진원 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2020-0147227 | - |
| dc.identifier.patentRegistrationNumber | 10-2442065-0000 | - |
| dc.date.application | 2020-11-06 | - |
| dc.date.registration | 2022-09-05 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- RIMS Patents
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.