초 저 잡음 분수형 서브-샘플링 위상 고정 루프를 위한 전압 영역 양자화 오류 제거기술Voltage-domain quantization error cancellation technique for ultra-low noise fractional-N sub-sampling phase-locked loop

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 46
  • Download : 0
DC FieldValueLanguage
dc.contributor.author최재혁ko
dc.contributor.author김주엽ko
dc.contributor.author조용우ko
dc.contributor.author임영현ko
dc.date.accessioned2023-12-22T02:00:27Z-
dc.date.available2023-12-22T02:00:27Z-
dc.identifier.urihttp://hdl.handle.net/10203/316852-
dc.description.abstract전압 영역 양자화 오류 제거 기술을 적용한 초 저 잡음 분수형 서브-샘플링 위상 고정 루프 및 그 동작 방법 및 장치가 제시된다. 본 발명에서 제안하는 전압 영역 양자화 오류 제거 기술을 적용한 초 저 잡음 분수형 서브-샘플링 위상 고정 루프는 LC 디지털 제어 발진기로부터 생성된 사인파 신호를 샘플링하기 위한 샘플링 클락을 생성하는 듀얼클락위상 생성기, 상기 샘플링 클락을 이용하여 LC 디지털 제어 발진기로부터 생성된 사인파 신호를 샘플링하는 샘플 앤 홀드, 전압 비교기의 기준전압을 제어하기 위한 디지털-아날로그 변환기, 샘플 앤 홀드를 통해 샘플링된 전압을 상기 기준전압을 이용하여 비교하는 전압 비교기, 전압 비교기의 출력 전압에 따라 LC 디지털 제어 발진기의 주파수를 조절하기 위한 디지털 루프 필터, 디지털 루프 필터의 제어에 따라 입력 제어 전압에 비례하는 가변 주파수를 발생시키기 위한 LC 디지털 제어 발진기, 출력 주파수의 미세 조정을 위해 디더를 이용하여 양자화 노이즈를 분산시키고, 분산된 양자화 노이즈를 제거하기 위한 델타-시그마 모듈레이터 및 델타-시그마 모듈레이터의 양자화 오류에 대한 오프셋, 1차항 및 2차항을 보정하기 위한 2차 곡선 피팅 전치왜곡회로를 포함한다.-
dc.title초 저 잡음 분수형 서브-샘플링 위상 고정 루프를 위한 전압 영역 양자화 오류 제거기술-
dc.title.alternativeVoltage-domain quantization error cancellation technique for ultra-low noise fractional-N sub-sampling phase-locked loop-
dc.typePatent-
dc.type.rimsPAT-
dc.contributor.localauthor최재혁-
dc.contributor.nonIdAuthor임영현-
dc.contributor.assignee한국과학기술원-
dc.identifier.iprsType특허-
dc.identifier.patentApplicationNumber10-2022-0020621-
dc.identifier.patentRegistrationNumber10-2613622-0000-
dc.date.application2022-02-17-
dc.date.registration2023-12-11-
dc.publisher.countryKO-
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0