DC Field | Value | Language |
---|---|---|
dc.contributor.author | 문재균 | ko |
dc.contributor.author | 박석광 | ko |
dc.date.accessioned | 2023-07-18T02:01:51Z | - |
dc.date.available | 2023-07-18T02:01:51Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/310569 | - |
dc.description.abstract | 본 기술은 호스트 및 다수의 페이지(page)들을 각각 포함하는 다수의 블록들과, 상기 블록들을 각각 포함하는 다수의 플래인(plane)들, 상기 플래인들을 각각 포함하는 다수의 다이(die)들을 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템에 있어서, 제1메모리셀로부터 리드한 제1데이터 및 제2메모리셀의 제2데이터를 제1심볼데이터 및 제2심볼데이터로 변환하는 제1데이터변환부; 상기 제1심볼데이터 및 제2심볼데이터간의 간섭량을 산출하는 간섭산출부; 상기 간섭량 및 상기 제1메모리셀로부터 리드한 제3데이터를 이용하여 상기 제1심볼데이터로부터 간섭을 제거한 제1간섭제거심볼데이터를 산출하는 보상부 및 상기 제1간섭제거심볼데이터를 제1간섭제거데이터로 변환하는 제2데이터변환부를 포함하는 메모리 시스템을 포함할 수 있다. | - |
dc.title | 메모리 시스템 및 메모리 시스템의 동작 방법 | - |
dc.title.alternative | MEMORY SYSTEM AND OPERATING METHOD OF MEMORY SYSTEM | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 문재균 | - |
dc.contributor.assignee | 한국과학기술원, 에스케이하이닉스 주식회사 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2018-0080505 | - |
dc.identifier.patentRegistrationNumber | 10-2530789-0000 | - |
dc.date.application | 2018-07-11 | - |
dc.date.registration | 2023-05-04 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.