비례 및 적분 이득 공동 최적화를 이용해 저 플리커 노이즈 특성을 갖는 디지털 위상 고정 루프

Abstract

비례 및 적분 이득 공동 최적화를 이용해 저 플리커 노이즈 특성을 갖는 디지털 위상 고정 루프 회로 및 그 동작 방법이 제시된다. 본 발명에서 제안하는 비례 및 적분 이득 공동 최적화를 이용해 저 플리커 노이즈 특성을 갖는 디지털 위상 고정 루프 회로는 위상 검출기를 통해 플리커 노이즈 제거를 위한 타이밍 에러 정보를 획득하여 타이밍 에러를 양자화하는 OS TDC(Optimally-Spaced Time-to-Digital Converter), OS TDC로부터 양자화된 타이밍 에러를 입력 받아 플리커 노이즈와 열 노이즈를 제거하여 출력 지터를 감소시키도록 루프의 비례 경로 이득(KP)과 적분 경로 이득(KI)를 동시에 조정하는 PICO(Proportional and integral gain Co-Optimization; PICO) 및 PICO에 의해 조정된 비례 경로 이득(KP)과 적분 경로 이득(KI)을 이용하여 출력 주파수를 제어하는 디지털 제어 발진기를 포함한다.