수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법Method for complete removal of trapped charges in the source(or drain) and bulk region of vertical transistors
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 이완규 | ko |
| dc.date.accessioned | 2022-12-10T05:01:20Z | - |
| dc.date.available | 2022-12-10T05:01:20Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/302527 | - |
| dc.description.abstract | 본 발명에서 수직 트랜지스터의 스위치 특성과 수직 트랜지스터의 성능을 월등히 향상시킬 수 있는 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법을 개시한다. 본 발명에 따른 방법은, a) 기판의 전면에 소오스/채널/드레인 형성을 위한 불순물을 주입하고, 불순물을 활성화하는 단계; b) 감광막 패턴과 건식 식각법을 이용하여 수직 트랜지스터 형성용 필러(pillar) 또는 실리콘 기둥을 웨이퍼 전면에 형성하는 단계; c) 상기 기판 전면에 산화 막을 CVD방법으로 증착하고 CMP 방법으로 광역 평탄화하는 단계; d) 상기 기판의 전면에 있는 산화 막을 건식 식각 법으로 에치백(etchback) 하고, 기판의 전면에 열 산화 막을 적정두께로 성장시킨 후, 드레인 단자가 노출되는 단계까지 etchback 하여 게이트 전극을 형성하는 단계; e) 산화 막 이나 질화 막을 증착 하고 CMP 공정으로 광역 평탄화하고, 콘택 홀을 형성하는 단계; f) etchback하여 콘택 금속을 형성하고, 감광막 패턴과 건식 식각 법을 이용하여 금속 층을 형성하는 단계로 이루어진다. 수직, 트랜지스터, 트랩, 전하, 제거, 불순물, 에치백, 콘택 금속 | - |
| dc.title | 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법 | - |
| dc.title.alternative | Method for complete removal of trapped charges in the source(or drain) and bulk region of vertical transistors | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2008-0078664 | - |
| dc.identifier.patentRegistrationNumber | 10-0985107-0000 | - |
| dc.date.application | 2008-08-11 | - |
| dc.date.registration | 2010-09-28 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- RIMS Patents
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.