실리콘웨이퍼에서의부정합전위의발생을억제화하기위한링패턴형성방법및그구조RING PATTERN FORMATION METHOD TO REDUCE MISFIT DISLOCATION IN SILICON WAFER

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 70
  • Download : 0
본 발명은 실리콘 웨이퍼에 큰 농도(5×1019/㎤ 이상)로 불순물을 주입할 경우, 필연적으로 발생하는 부정합전위를 제거하기 위한 방법 및 그 구조에 관한 것이다.일반적으로 반도체소자의 소오스와 드레인을 형성하기 위해서는 큰 농도의 불순물 주입공정이 요구되며, 또한 X-선 마스크와 마이크로머신 그리고 접합웨이퍼의 제작공정시 반드시 큰 농도의 불순물 주입공정이 요구된다. 그러나 종래의 불순물 주입방법에 의하면 부정합전위가 발생하여 큰 농도로 불순물이 주입된 층의 전기적 특성과 기계적 특성을 악화시켜 왔다.본 발명에서는 종래 결함을 감안하여 웨이퍼내로 전파되는 전위를 차단하는 링패턴 형성 방법을 이용하여 웨이퍼에 링형태로 불순물의 주입이 차단되는 영역을 형성시켜 동 영역에 의해 둘러싸인 부분의 영역에는 전위가 존재하지 않도록 하므로서 전위가 없는 큰 농도의 불순물이 주입된 층을 형성할 수 있도록 하여 전기적 특성이 우수한 전기소자와 기계적 특성이 우수하면서 표면거칠기가 매우 작은 고신뢰성의 X-선 마스크 및 마이크로머신 그리고 접합웨이퍼를 제공하게 되는 것이다.
Assignee
한국과학기술연구원
Country
KO (South Korea)
Application Date
1994-02-07
Application Number
10-1994-0002223
Registration Date
1997-09-12
Registration Number
10-0123434-0000
URI
http://hdl.handle.net/10203/302474
Appears in Collection
RIMS Patents
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0