클럭 위상 정렬 장치 및 그 방법Apparatus and method for aligning clock phase

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 160
  • Download : 0
클럭 위상 정렬 장치 및 그 방법이 개시된다. 본 발명은 버스트 데이터와 시스템 클럭의 동기를 위해 시스템 클럭의 위상을 정렬하는 장치에 있어서, 기준 클럭을 각각 지연하여 N개의 다중 위상 클럭으로 생성하는 클럭 생성부; 다중 위상 클럭을 이용하여 버스트 데이터를 샘플링하고 타이밍 정렬하는 샘플링부; 데이터 변화가 일어나는 다중 위상을 판별하도록 제어 신호에 따라 타이밍 정렬된 데이터의 각 비트를 이웃 비트와 연산하는 위상 비교부; 위상 비교부에서 출력되는 데이터를 누적하고 누적 결과를 선택신호로 매핑하는 신호 결정부; 선택신호에 따라 N개의 다중 위상 클럭 중 하나를 선택하는 멀티플렉서; 및 버스트 데이터의 시작을 알리는 신호 및 누적 결과를 이용하여 제어 신호를 출력하는 위상 비교부에 출력하는 제어부를 포함함을 특징으로 한다.
Assignee
한국전자통신연구원,한국정보통신대학교 산학협력단
Country
KO (South Korea)
Application Date
2007-09-07
Application Number
10-2007-0091150
Registration Date
2009-04-21
Registration Number
10-0895301-0000
URI
http://hdl.handle.net/10203/302071
Appears in Collection
EE-Patent(특허)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0