단순 구조의 저전압/고주파 ＣＭＯＳ 전압 조절 발진기

Abstract

본 발명은 주파수 합성기(frequency synthesizer)나 클럭 신호 복원(timing recovery)용 위상 잠금 장치(phase-locked loop)에 주로 사용되는 단순 구조의 저전압/고주파 CMOS 전압 조절 발진기(voltage-controlled oscillator)에 관한 것이다. 환형 구조의 전압 제어 발진기를 구성하는 기본셀에 있어서, 상호 교차 결합된 한쌍의 PMOS 트랜지스터와, 상기 PMOS 트랜지스터의 각 소스 단자에 드레인 단자가 각각 연결되고 신호 입력 단자인 게이트 단자로 입력 신호가 인가되어 신호 출력 단자인 드레인 단자로 출력 신호를 내보내는 인버터 딜레이 구조를 이루는 한쌍의 NMOS 트랜지스터, 동작 주파수를 조절하기 위하여 상기 출력 단자에 각각의 드레인 단자가 연결되고 각각의 게이트 단자가 바이어스되어 외부 제어 전압에 의해 전류량이 조절되는 한쌍의 PMOS 트랜지스터를 이용하여, 저전압/저전력을 실현하는 동시에 광대역/고주파 발진이 가능하게 된다.