보조 트랜지스터를 구비한 고속/저전력 전계효과트랜지스터

Abstract

본 발명은 주 트랜지스터의 바디 부위에 바이어스를 가함으로써, 논리값(logic value)의 전이시 문턱 전압(threshold voltage)을 낮춰 빠른 동작이 이루어지도록 하고, 그 외에는 높은 문턱전압을 유지하여 누설전류가 작도록 하며, 동작 전압에 제한 없이 동작되도록 한 전계효과트랜지스터를 제공하는데 그 목적이 있다. 본 발명에 따르면, 반도체의 바디 부위 내에 형성되며, 소오스, 드레인, 상기 소오스와 드레인간 형성되는 채널 부위, 그리고 상기 채널 부위 상에 접속된 게이트를 구비한 제1트랜지스터와; 반도체의 바디 부위 내에 형성되며, 소오스, 드레인, 상기 소오스와 드레인간 형성되는 채널 부위, 그리고 상기 채널 부위 상에 접속된 게이트를 구비한 제2트랜지스터를 포함하며; 상기 제2트랜지스터의 소오스는 상기 제1트랜지스터의 바디 부위에 연결되고, 상기 제2트랜지스터의 드레인은 상기 제1트랜지스터의 게이트에 연결되며, 상기 제2트랜지스터의 게이트는 상기 제1트랜지스터의 드레인 또는 소오스에 연결된 것을 특징으로 하는 반도체 장치가 제공된다.