3차원 적층 패키지 및 그 제조방법

Abstract

본 발명에 따른 3차원 적층 패키지는 적층의 단위체로, 반도체 칩; 및 반도체 칩이 실장되고 전도성 패턴이 형성된 유연성 기판;을 포함하며, 유연성 기판의 상부에 실장된 반도체 칩이 위치하도록 하여 다수개의 상기 단위체가 3차원으로 수직 적층되어 적층체를 이루며, 상기 적층체의 최하부에 위치한 단위체를 기준으로 n(n≥2인 자연수)번째 위치한 단위체의 유연성 기판인 n번째 유연성 기판의 반도체칩 실장 면이, n-1(n≥2인 자연수)번째 위치한 단위체의 유연성 기판인 n-1번째 유연성 기판의 반도체칩 실장 면과 마주하도록 접혀져, 접혀진 상기 n번째 유연성 기판의 반도체칩 실장 면과 n-1번째 유연성 기판의 반도체칩 실장 면이 이방전도성 접착제 또는 전도성 접착제에 의해 접착되어, 상기 n번째 유연성 기판에 실장된 반도체 칩과 상기 n-1번째 유연성 기판에 실장된 반도체 칩이 전기적으로 연결된 특징이 있다.