실시간 재구성 가능한 데이터 패스 로직을 가지는 필드 프로그래머블 게이트어레이

Abstract

본 발명은 새로운 형태의 필드 프로그래머블 게이트 어레이(FPGA : Field Programmable Gate Array)에 관한 것으로, 보다 상세하게는 실제 동작중에 빠른 시간안에 재구성 할 수 있는 형태의 특정 목적의 로직 부분인 실시간 재구성 가능한 데이터 패스 로직(RTBR DPL : Run Time Block Reconfigrable Data Path Logic)을 첨가한 필드 프로그래머블 게이트 어레이에 관한 것으로서, 4 비트를 기본 단위로 가산, 감산, 승산의 기능을 가지는 이 RTBR DPL의 도입은 기존의 로직 구현에 사용되어지는 컨피규러블 로직 블록의 속도와 용량면에서의 단점을 극복할 수 있는 잇점이 있다.