상관 이중 샘플링 회로 및 이를 구비한 시모스 이미지 센서

Abstract

본 발명은 회로가 간단하고, 고집적화가 가능하면서 FPN(Fixed Pattern Noise)을 제거할 수 있는 CDS(Correlated Double Sampling circuit) 및 이를 구비한 시모스 이미지 센서(CMOS image sensor)에 관한 것으로, 이를 위해 본 발명은 복수의 화소가 매트릭스 형태로 배치된 화소부로부터 출력되는 리셋신호 및 영상신호를 칼럼라인을 통해 제공받아 제1 제어신호에 응답하여 전달하는 제1 스위칭부와, 제1 전극이 상기 제1 스위칭부와 연결되어 상기 제1 스위칭부를 통해 전달되는 상기 리셋신호 및 상기 영상신호를 상기 제1 전극을 통해 입력받고, 제2 전극과 연결된 노드의 전위에 따라 상기 리셋신호와 상기 영상신호의 차신호를 샘플링하는 제1 캐패시터와, 상기 노드와 전압공급단 사이에 연결되고, 제2 제어신호에 응답하여 상기 노드의 전위를 일정 전압으로 풀-업하거나, 플로팅 상태로 유지하기 위한 풀-업 트랜지스터와, 상기 제1 캐패시터에 샘플링된 차신호를 증폭하여 출력하는 소스 팔로워 버퍼 증폭부와, 상기 칼럼라인을 선택하기 위한 선택신호에 응답하여 상기 버퍼 증폭부의 출력을 출력하는 제2 스위칭부를 포함하는 상관 이중 샘플링 회로를 제공한다.CMOS 이미지 센서, 상관 이중 샘플링 회로(CDS), 고정 패턴 잡음(FPN), 오프셋 전압