복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법MULTI-LAYERED PASSIVE MATRIX TYPE TRANSPARENT SUBSTRATE AND MANUFACTURING METHOD THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 이승섭 | ko |
| dc.contributor.author | 김동진 | ko |
| dc.contributor.author | 조문형 | ko |
| dc.contributor.author | 이정우 | ko |
| dc.date.accessioned | 2022-05-18T03:00:23Z | - |
| dc.date.available | 2022-05-18T03:00:23Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/296578 | - |
| dc.description.abstract | 일 실시 예에 따르면 복층의 패시브 매트릭스형 투명 기판 제조 방법은, 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 1 메시 라인 패턴을 포함하는 제 1 몰드를 통해 베이스 기판에 도포된 제 1 수지 층에 엠보싱하여 제 1 패턴 홈을 형성하는 단계; 상기 제 1 패턴 홈에 전도성 페이스트를 충진하여 제 1 메시 전극 라인을 형성하는 단계; 상기 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 2 메시 라인 패턴을 포함하는 제 2 몰드를 통해 상기 제 1 수지 층에 도포된 제 2 수지 층에 엠보싱하여 제 2 패턴 홈을 형성하는 단계; 상기 제 2 패턴 홈 중 일부에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인으로부터 절연된 상태의 제 2 메시 전극 라인을 형성하는 단계; 및 상기 제 2 패턴 홈 중 나머지에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인에 전기적으로 연결된 연결부 전극을 형성하는 단계를 포함할 수 있다. | - |
| dc.title | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 | - |
| dc.title.alternative | MULTI-LAYERED PASSIVE MATRIX TYPE TRANSPARENT SUBSTRATE AND MANUFACTURING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 이승섭 | - |
| dc.contributor.nonIdAuthor | 김동진 | - |
| dc.contributor.nonIdAuthor | 조문형 | - |
| dc.contributor.nonIdAuthor | 이정우 | - |
| dc.contributor.assignee | 한국과학기술원,주식회사 제이마이크로 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2021-0021560 | - |
| dc.identifier.patentRegistrationNumber | 10-2396680-0000 | - |
| dc.date.application | 2021-02-18 | - |
| dc.date.registration | 2022-05-06 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- ME-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.