광 위상 배열 수신기 및 그 제조 방법OPTICAL PHSASED ARRAY RECEIVER AND MANUFACTURING METHOD THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 나노종합기술원 | ko |
| dc.contributor.author | 유종범 | ko |
| dc.contributor.author | 유동은 | ko |
| dc.contributor.author | 이동욱 | ko |
| dc.contributor.author | 황해철 | ko |
| dc.contributor.author | 박효훈 | ko |
| dc.contributor.author | 이현우 | ko |
| dc.date.accessioned | 2022-05-18T01:00:19Z | - |
| dc.date.available | 2022-05-18T01:00:19Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/296573 | - |
| dc.description.abstract | 자유 공간 상 방향성을 갖는 고속 변조 입사빔을 수신하여 검출하는 광 위상 배열 수신기 및 그 제조 방법이 개시된다. 일 실시예에 따르면, 광 위상 배열 수신기는, 광 집적화 칩-상기 광 집적화 칩은, 절연층을 포함하는 기판; 상기 기판의 상부에 배치된 채 복수의 불순물 영역들을 포함하는 반도체층; 상기 반도체층의 상부에 순차적으로 적층되는 제1 절연층, 저항층 및 제2 절연층; 상기 제1 절연층 및 상기 제2 절연층을 관통하여 상기 반도체층에 접지하거나 상기 제2 절연층을 관통하여 상기 저항층에 접지하는 복수의 개구들; 및 상기 제2 절연층 및 상기 복수의 개구들 각각의 상부에 구비되는 금속층을 포함함- 상에 구현되는 것을 특징으로 한다. | - |
| dc.title | 광 위상 배열 수신기 및 그 제조 방법 | - |
| dc.title.alternative | OPTICAL PHSASED ARRAY RECEIVER AND MANUFACTURING METHOD THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 박효훈 | - |
| dc.contributor.nonIdAuthor | 유종범 | - |
| dc.contributor.nonIdAuthor | 유동은 | - |
| dc.contributor.nonIdAuthor | 이동욱 | - |
| dc.contributor.nonIdAuthor | 황해철 | - |
| dc.contributor.nonIdAuthor | 이현우 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2020-0158650 | - |
| dc.identifier.patentRegistrationNumber | 10-2396964-0000 | - |
| dc.date.application | 2020-11-24 | - |
| dc.date.registration | 2022-05-09 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.