신뢰할 수 있는 기계학습 가속기를 위한 하드웨어 보안 기법Hardware security techniques for trusted machine learning accelerators

Cited 0 time in webofscience Cited 0 time in scopus
  • Hit : 90
  • Download : 0
최근 기계학습 관련 연구들이 활발하게 진행됨에 따라 이를 빠르게 처리할 수 있는 가속기들이 주목받고 있다. 기계학습 가속기(Neural Processing Unit; NPU)라 불리는 이 프로세서들은 기존의 프로세서와 함께 통합 칩의 형태로 실생활에 사용되고 있으며 이의 추론 결과를 바탕으로 여러 임무를 수행하고 있다. 하지만 이들이 수행하는 임무는 자율주행과 같이 실패 시 막대한 손실을 입힐 수 있는 일들이기 때문에 빠르게 처리할 수 있는 성능 뿐만 아니라 여러 공격에도 대응 할 수 있는 시스템을 갖추어야 한다. 본 논문에서는 여러 프로세서가 한 칩에 통합되어 있는 통합 칩 시스템(SoC: System-on-a-Chip)에서 성능 감소를 최소화할 수 있는 하드웨어 기반의 보안 기법을 제안한다. 전통적인 프로세서들에서 사용되는 기밀성, 무결성 보장 기법들을 기반으로 context 마다 분리된 페이지 테이블, 공유 메모리를 위한 카운터 트리, 기계학습에 맞는 적합한 보안 granularity 그리고 읽기 전용을 활용한 카운터 오버헤드 감소 등의 여러 아이디어 적용하여 작은 크기의 머신러닝 모델에 대해 3.52%, 큰 모델을 포함하면 26.80% 만의 성능 저하만 보임을 확인하였다.
Advisors
허재혁researcherHuh, Jaehyukresearcher
Description
한국과학기술원 :전산학부,
Publisher
한국과학기술원
Issue Date
2021
Identifier
325007
Language
kor
Description

학위논문(석사) - 한국과학기술원 : 전산학부, 2021.2,[iv, 28 p. :]

Keywords

하드웨어 보안▼a기계학습 가속기▼a통합 칩 시스템▼a인공지능 칩▼a컴퓨터 구조; Hardware security▼aMachine learning accelerator▼aNeural processing unit▼aSystem on a chip▼aComputer architecture

URI
http://hdl.handle.net/10203/296155
Link
http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=948459&flag=dissertation
Appears in Collection
CS-Theses_Master(석사논문)
Files in This Item
There are no files associated with this item.

qr_code

  • mendeley

    citeulike


rss_1.0 rss_2.0 atom_1.0