폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법TWO-TERMINAL BIRISTOR WITH POLY-CRYSTALLINE SILICON EMITTER ELECTRODE AND METHOD FOR MANUFACTURING THEREOF
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최양규 | ko |
| dc.contributor.author | 손준우 | ko |
| dc.contributor.author | 허재 | ko |
| dc.date.accessioned | 2021-02-26T04:50:20Z | - |
| dc.date.available | 2021-02-26T04:50:20Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/281029 | - |
| dc.description.abstract | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법이 개시된다. 본 발명의 일 실시예에 따른 2-단자 바이리스터 제조 방법은 기판 상에 제1 타입의 제1 반도체 층을 형성하는 단계; 상기 제1 반도체 층 상부에 제2 타입의 제2 반도체 층을 형성하는 단계; 상기 제2 반도체 층 상부에 제1 타입의 제3 반도체 층을 형성하는 단계; 및 상기 제3 반도체 층 상부에 제1 타입의 폴리 실리콘 층을 형성하는 단계를 포함한다. | - |
| dc.title | 폴리 실리콘 이미터 층이 삽입된 2-단자 바이리스터 및 그 제조 방법 | - |
| dc.title.alternative | TWO-TERMINAL BIRISTOR WITH POLY-CRYSTALLINE SILICON EMITTER ELECTRODE AND METHOD FOR MANUFACTURING THEREOF | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최양규 | - |
| dc.contributor.nonIdAuthor | 손준우 | - |
| dc.contributor.nonIdAuthor | 허재 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2019-0101115 | - |
| dc.identifier.patentRegistrationNumber | 10-2220032-0000 | - |
| dc.date.application | 2019-08-19 | - |
| dc.date.registration | 2021-02-19 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.