트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자The neuromorphic synapse device based on semiconductor channel including a trap-rich layer
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 최양규 | ko |
| dc.contributor.author | 허재 | ko |
| dc.date.accessioned | 2020-09-18T04:24:54Z | - |
| dc.date.available | 2020-09-18T04:24:54Z | - |
| dc.identifier.uri | http://hdl.handle.net/10203/276252 | - |
| dc.description.abstract | 트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자(1)가 제공된다. 상기 트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자(1)는, 기판 상에 형성되고, 순차적으로 배치된 제1 내지 제3 반도체 영역, 상기 제1 반도체 영역에 전기적으로 연결된 워드라인, 상기 제2 반도체 영역의 주위를 감싸는 트랩 층, 및 상기 제3 반도체 영역에 전기적으로 연결된 비트라인을 포함하고, 상기 워드라인에 양(+) 전압 펄스를 인가하면 상기 트랩 층으로부터 상기 제2 반도체 영역으로 방출되는 전자 농도가 증가하여 상기 제2 반도체 영역의 저항이 감소하고, 상기 워드라인에 음(-) 전압 펄스를 인가하면 상기 제2 반도체 영역으로부터 상기 트랩 층으로 트랩되는 전자 농도가 증가하여 상기 제2 반도체 영역의 저항이 증가한다. | - |
| dc.title | 트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자 | - |
| dc.title.alternative | The neuromorphic synapse device based on semiconductor channel including a trap-rich layer | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 최양규 | - |
| dc.contributor.nonIdAuthor | 허재 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2018-0116566 | - |
| dc.identifier.patentRegistrationNumber | 10-2156624-0000 | - |
| dc.date.application | 2018-09-28 | - |
| dc.date.registration | 2020-09-10 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.