DC Field | Value | Language |
---|---|---|
dc.contributor.author | 나노종합기술원 | ko |
dc.contributor.author | 박재홍 | ko |
dc.contributor.author | 형정환 | ko |
dc.contributor.author | 이병주 | ko |
dc.contributor.author | 노길선 | ko |
dc.contributor.author | 김광희 | ko |
dc.date.accessioned | 2019-12-23T05:21:39Z | - |
dc.date.available | 2019-12-23T05:21:39Z | - |
dc.identifier.uri | http://hdl.handle.net/10203/270261 | - |
dc.description.abstract | 반도체 나노와이어의 크기 또는 간격을 설정하는 단계; 기판 상에 제 1 박막 및 제 2 박막을 순차적으로 적층한 후 패터닝하여 중간구조체를 형성하되, 상기 제 1 박막의 측단부에 트렌치를 구비하도록 중간구조체를 형성하는 단계; 상기 기판의 노출된 영역에 상기 트렌치까지 메워지도록 반도체 물질을 성장시키는 단계; 및 상기 트렌치 내부를 제외한 영역에 성장된 반도체 물질을 식각하고 상기 제 2 박막을 제거함으로써 상기 트렌치에 대응되는 크기를 가지는 반도체 나노와이어 구조체가 형성되는 단계를 포함하는 것을 특징으로 하는 반도체 나노와이어 구조체의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법을 제공한다. | - |
dc.title | 반도체 나노와이어의 제조방법 및 그를 이용한 반도체 나노와이어 센서의 제조방법 | - |
dc.title.alternative | Fabrication methods for nano wire structure of semiconductor and fabrication methods of sensor the same | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.nonIdAuthor | 박재홍 | - |
dc.contributor.nonIdAuthor | 형정환 | - |
dc.contributor.nonIdAuthor | 이병주 | - |
dc.contributor.nonIdAuthor | 노길선 | - |
dc.contributor.nonIdAuthor | 김광희 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2018-0076988 | - |
dc.identifier.patentRegistrationNumber | 10-2041830-0000 | - |
dc.date.application | 2018-07-03 | - |
dc.date.registration | 2019-11-01 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.