본 발명의 실시 예에 따른 전압 제어 발진 회로는, 피드백 루프 노드로부터 인가되는 출력 전압에 기초한 제1 클럭 신호를 출력하는 전압 제어 발진기; 상기 전압 제어 발진기로부터 출력된 제1 클럭 신호를 지연 제어 신호에 따라 시간 지연된 제2 클럭 신호를 출력하는 시간 지연부; 상기 제1 클럭 신호 및 상기 시간 지연된 제2 클럭 신호를 이용하여 위상 오차를 검출하는 페이즈 검출부; 및 상기 위상 오차에 대응하는 전류를 출력하며, 상기 피드백 루프 노드와 연결되는 차지 펌프를 포함한다.