DC Field | Value | Language |
---|---|---|
dc.contributor.advisor | 이석희 | - |
dc.contributor.advisor | Lee, Seok-Hee | - |
dc.contributor.author | 문정민 | - |
dc.date.accessioned | 2019-09-04T02:39:58Z | - |
dc.date.available | 2019-09-04T02:39:58Z | - |
dc.date.issued | 2013 | - |
dc.identifier.uri | http://library.kaist.ac.kr/search/detail/view.do?bibCtrlNo=848990&flag=dissertation | en_US |
dc.identifier.uri | http://hdl.handle.net/10203/266697 | - |
dc.description | 학위논문(석사) - 한국과학기술원 : 전기및전자공학과, 2013.2,[viii, 69 p. :] | - |
dc.description.abstract | 공정상의 어려움과 게이트 길이의 축소에 의한 누설 전류의 증가로 디램 셀의 계속적인 스케일링 축소는 점점 어려워 지게 되었다. 따라서 집적도를 향상 시키기 위하여 4F2 디램 셀이 제안되었다. $4F^2$ 디램 셀을 구현하기 위해서는 워드라인과 비트라인이 수직하게 교차해야 하기 때문에 트랜지스터는 수직하게 교차하게 된다. 이런 구조는 구조적 특성상 바디 전극을 만들 수 없기 때문에 플로팅 바디 효과인 킨크 현상과 기생 바이폴라 트랜지스터가 나타나게 된다. 이번 석사학위논문에서는 시뮬레이션과 실험을 통하셔 $4F^2$ 디램 셀에서 플로팅 바디 효과를 분석하였다. 시뮬레이션과 실험결과 완전 공핍상태에서는 플로팅 바디효과가 제거되는 것을 확인하였다. 따라서 디램 셀에 수직 게이트 트랜지스터를 이용하기 위해서는 실리콘의 두께가 20nm 보다 작아야한다. 더불어, $4F^2$ 디램 셀의 공정상의 어려움을 해결하고자 무접합 트랜지스터를 처음으로 적용하였다. 무접합 트랜지스터를 적용한 $4F^2$ 디램 셀에서는 기존의 수직 게이트에서 나타나는 공정상의 문제를 해결할 수 있었고 시뮬레이션 결과 플로팅 바디효과가 적게 나타나서 메모리 동작상에 문제가 없이 잘 동작하는 것을 확인하였다. | - |
dc.language | kor | - |
dc.publisher | 한국과학기술원 | - |
dc.title | $4F^2$ 디램 셀을 위한 수직 게이트 트랜지스터의 플로팅 바디 효과 및 메모리 동작에 미치는 영향 연구 | - |
dc.title.alternative | (A) study on floating body effects and memory operation of vertical gate transistor for $4F^2$ DRAM cell | - |
dc.type | Thesis(Master) | - |
dc.identifier.CNRN | 325007 | - |
dc.description.department | 한국과학기술원 :전기및전자공학과, | - |
dc.contributor.alternativeauthor | Moon, Jung Min | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.