복층의 게이트 절연층을 구비한 그래핀 전자 소자Graphene electronic device having a multi-layered gate insulating layer
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 송현재 | ko |
| dc.contributor.author | 조병진 | ko |
| dc.contributor.author | 서순애 | ko |
| dc.contributor.author | 신우철 | ko |
| dc.date.accessioned | 2019-04-15T17:56:25Z | - |
| dc.date.available | 2019-04-15T17:56:25Z | - |
| dc.date.issued | 2017-12-21 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/256954 | - |
| dc.description.abstract | 복층의 게이트 절연층을 구비한 그래핀 전자소자가 개시된다. 개시된 그래핀 전자소자는 그래핀 채널층과 게이트 전극 사이에 유기물 절연층과 무기물 절연층으로 이루어진 복층의 게이트 절연층을 구비한다. 유기물 절연층은 그래핀 채널층에 불순물이 흡착하는 것을 억제하여 그래핀 채널층의 고유 특성을 유지한다. | - |
| dc.title | 복층의 게이트 절연층을 구비한 그래핀 전자 소자 | - |
| dc.title.alternative | Graphene electronic device having a multi-layered gate insulating layer | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 조병진 | - |
| dc.contributor.nonIdAuthor | 송현재 | - |
| dc.contributor.nonIdAuthor | 서순애 | - |
| dc.contributor.nonIdAuthor | 신우철 | - |
| dc.contributor.assignee | 삼성전자주식회사,한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2011-0056341 | - |
| dc.identifier.patentRegistrationNumber | 10-1813179-0000 | - |
| dc.date.application | 2011-06-10 | - |
| dc.date.registration | 2017-12-21 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.