출구 재귀 모델을 이용한 웨이퍼 제조 공정 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 장치 및 이를 이용한 시뮬레이션 방법AN EXIT RECURSION MODEL OF AN APPARATUS OF CLUSTERED PHOTOLITHOGRAPHY FOR ACHIEVING FAB(WAFER FABRICATION FACILITIES)-LEVEL SIMULATION, AND A METHOD FOR SIMULATING USING IT
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 제임스모리슨 | ko |
| dc.contributor.author | 박중연 | ko |
| dc.contributor.author | 박경수 | ko |
| dc.contributor.author | 배상윤 | ko |
| dc.date.accessioned | 2019-04-15T16:17:17Z | - |
| dc.date.available | 2019-04-15T16:17:17Z | - |
| dc.date.issued | 2018-07-31 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/255776 | - |
| dc.description.abstract | 본 발명의 실시 예에 따른 시뮬레이션 장치는 포토리소그래피 클러스터 장치 시뮬레이션을 위한 출구 재귀 모델(EXIT RECURTION MODEL)을 결정하는 장치 모델 결정부; 상기 결정된 출구 재귀 모델에 대응되는 파라미터를 산출하는 파라미터 산출부; 및 상기 산출된 파라미터를 이용하여, 시뮬레이션된 포토리소그래피 클러스터 장치를 구동하는 공정 시뮬레이션부를 포함하여, 웨이퍼 제조 공정(FAB) 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공한다. | - |
| dc.title | 출구 재귀 모델을 이용한 웨이퍼 제조 공정 레벨의 포토리소그래피 클러스터 장치 시뮬레이션을 제공하는 시뮬레이션 장치 및 이를 이용한 시뮬레이션 방법 | - |
| dc.title.alternative | AN EXIT RECURSION MODEL OF AN APPARATUS OF CLUSTERED PHOTOLITHOGRAPHY FOR ACHIEVING FAB(WAFER FABRICATION FACILITIES)-LEVEL SIMULATION, AND A METHOD FOR SIMULATING USING IT | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 제임스모리슨 | - |
| dc.contributor.nonIdAuthor | 박중연 | - |
| dc.contributor.nonIdAuthor | 박경수 | - |
| dc.contributor.nonIdAuthor | 배상윤 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2016-0181930 | - |
| dc.identifier.patentRegistrationNumber | 10-1885619-0000 | - |
| dc.date.application | 2016-12-29 | - |
| dc.date.registration | 2018-07-31 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- IE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.