DC Field | Value | Language |
---|---|---|
dc.contributor.author | 최양규 | ko |
dc.date.accessioned | 2017-12-21T00:41:57Z | - |
dc.date.available | 2017-12-21T00:41:57Z | - |
dc.date.issued | 2006-08-24 | - |
dc.identifier.uri | http://hdl.handle.net/10203/236839 | - |
dc.description.abstract | 본 발명은 기존의 CMOS 공정에 있어서, 소스와 드레인 영역위에 게르마늄(Ge)을 증착하고 후속 열공정(Rapid Thermal Annealing; RTA)을 통하여 Si1-xGex 물질의 융기된 소스/드레인(Elevated Source/Drain; ESD)을 형성함으로써 소스/드레인간의 저항을 줄이고, Si1-xGex와 Si사이의 불순물 확산율의 차이를 통해 얕은 소스/드레인 접합영역(Shallow Source/Drain Junction Depth)을 형성하며, Si1-xGex에서 Ge의 성분비가 증가함에 따라 상승하는 가전자 에너지대역(Valance Energy Band)의 변화로 에너지 밴드갭(Energy Band Gap)을 작게 하여 전위장벽을 높이는 효과가 있다. 이로서 펀치드루우(punchthrough)와 같은 단채널 효과(Short Channel Effect)를 효과적으로 억제시킬 수 있는 반도체 소자의 제조방법을 제시한다. 모스트랜지스터, 융기된 소스/드레인(ESD), 단채널 효과, 게르마늄, 후속 열공정(RTA), 얇은 접합(Shallow Junction), 전도 에너지대역(Conduction Energy band), 가전자 에너지대역(Valance Energy band) | - |
dc.title | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | - |
dc.title.alternative | CMOS having elevated Source/Drain and method offabricating thereof | - |
dc.type | Patent | - |
dc.type.rims | PAT | - |
dc.contributor.localauthor | 최양규 | - |
dc.contributor.assignee | 한국과학기술원 | - |
dc.identifier.iprsType | 특허 | - |
dc.identifier.patentApplicationNumber | 10-2005-0065680 | - |
dc.identifier.patentRegistrationNumber | 10-0618313-0000 | - |
dc.date.application | 2005-07-20 | - |
dc.date.registration | 2006-08-24 | - |
dc.publisher.country | KO | - |
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.