대칭형 지연회로를 이용한 병렬-직렬 및 직렬-병렬 변환기PARALLEL TO SERIAL AND SERIAL TO PARALLEL CONVERTERUSING MATCHED DELAY ELEMENT
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 유회준 | ko |
| dc.date.accessioned | 2017-12-20T12:57:49Z | - |
| dc.date.available | 2017-12-20T12:57:49Z | - |
| dc.date.issued | 2006-05-03 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/236653 | - |
| dc.description.abstract | 본 발명은 대칭형 지연회로를 이용한 병렬-직렬 및 직렬-병렬 변환기에 관한 것으로서, 병렬-직렬 및 직렬-병렬 변환을 위해 사용되는 플립플롭을 대신하여 지연회로를 사용함으로써 클럭의 지연시간, 셋업타임, 홀드타임에 의한 속도의 제한을 극복할 수 있도록 하며 클럭을 이용한 쉬프트 메카니즘을 자연적인 신호의 전달을 이용하여 쉬프트되도록 함으로써 고속 및 구현이 간편한 이점이 있다. | - |
| dc.title | 대칭형 지연회로를 이용한 병렬-직렬 및 직렬-병렬 변환기 | - |
| dc.title.alternative | PARALLEL TO SERIAL AND SERIAL TO PARALLEL CONVERTERUSING MATCHED DELAY ELEMENT | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 유회준 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2004-0078336 | - |
| dc.identifier.patentRegistrationNumber | 10-0578492-0000 | - |
| dc.date.application | 2004-10-01 | - |
| dc.date.registration | 2006-05-03 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.