컴퓨터 시스템의 버퍼 메모리 제어장치

Abstract

본 발명은 컴퓨터 시스템의 버퍼 메모리 제어장치에 관한 것으로서, 보다 상세하게는 데이터를 생성하고 소비하는 두 컴포넌트를 연결하는 버퍼로 사용되는 큐 시스템에서 현재 데이터의 흐름과 큐의 엔트리 수에 따라 내부 버퍼 메모리의 뱅크를 부분적으로 활성화시키고 이를 적응성 있게 가하여 효율적이면서도 저전력의 버퍼 시스템을 구현할 뿐만 아니라 내부 메모리를 스크레치 패드 메모리로 사용할 수 있도록 함으로써 메모리의 효율성을 증가시킬 수 있는 이점이 있다. 버퍼 메모리, 서큘러 큐, 출력래치, 버퍼 컨트롤러, 뱅크 컨트롤러