스트럭처드 주문형 반도체의 레이어 리소그래피 방법, 설계 방법 및 이에 사용되는 타일 마스크 셋Layer lithography method and design method of structured ASIC, and tile mask set used therein
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | 신영수 | ko |
| dc.date.accessioned | 2017-12-20T12:56:18Z | - |
| dc.date.available | 2017-12-20T12:56:18Z | - |
| dc.date.issued | 2012-07-05 | - |
| dc.identifier.uri | http://hdl.handle.net/10203/236590 | - |
| dc.description.abstract | 선택적으로 패터닝되는 타일 마스크 셋 및 마스킹 마스크를 이용하는 스트럭처드 ASIC의 레이어 리소그래피 방법이 개시된다. 스트럭처드 ASIC의 레이어를 리소그래피하기 위하여, N개의 마스크 쌍들을 결정하며, 상기 N개의 마스크 쌍 중 타겟 마스크 쌍을 선택한다. 상기 타겟 마스크 쌍의 마스킹 마스크를 통해 1차 노광하고, 상기 타겟 마스크 쌍의 타일 마스크 셋을 통해 2차 노광한다. 상기 1차 노광 및 2차 노광된 웨이퍼를 식각하여 레이어를 선택적으로 리소그래피한다. 따라서, 디자인의 특성에 맞게 복수의 타일들을 적절히 배치하여 종래의 스트럭처드 ASIC의 비용 절감 효과를 유지하면서 성능을 향상시킬 수 있다. | - |
| dc.title | 스트럭처드 주문형 반도체의 레이어 리소그래피 방법, 설계 방법 및 이에 사용되는 타일 마스크 셋 | - |
| dc.title.alternative | Layer lithography method and design method of structured ASIC, and tile mask set used therein | - |
| dc.type | Patent | - |
| dc.type.rims | PAT | - |
| dc.contributor.localauthor | 신영수 | - |
| dc.contributor.assignee | 한국과학기술원 | - |
| dc.identifier.iprsType | 특허 | - |
| dc.identifier.patentApplicationNumber | 10-2010-0113142 | - |
| dc.identifier.patentRegistrationNumber | 10-1164787-0000 | - |
| dc.date.application | 2010-11-15 | - |
| dc.date.registration | 2012-07-05 | - |
| dc.publisher.country | KO | - |
- Appears in Collection
- EE-Patent(특허)
- Files in This Item
- There are no files associated with this item.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.